完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
我有一个问题。
我在Xilinx编码示例中看到,初始化用于使用$ readmemh初始化RAM内容。 但是初始和readmem都是不可合成的,那么我们如何使用它们在FPGA中实现呢? 这些例子不像我预期的那样使用//合成翻译开关。 以上来自于谷歌翻译 以下为原文 I had a question. I saw in the Xilinx coding examples that initial is used for initializing the RAM contents using $readmemh. But both initial and readmemh are non-synthesizable, then how are we using them to implement in the FPGA? The examples doesnt use //synthesis translate on-off as I expected. |
|
相关推荐
3个回答
|
|
“但初始和readmemh都是不可合成的”
这不再是真的。 初始块可以为XST和Vivado合成,只需设置变量的初始值即可。 $ readmemh和$ readmemb也可以用于同一目的。 - Gabor 以上来自于谷歌翻译 以下为原文 "But both initial and readmemh are non-synthesizable" This is no longer true. initial blocks are synthesizable for both XST and Vivado when all they do is set up the initial values of variables. $readmemh and $readmemb are also synthesizable for the same purpose. -- Gabor |
|
|
|
smukerji@asu.eduRefer合成用户指南,列出了可合成的结构。
-Pratham ------------------------------------------------ ----------------------------------------------请注意 - 请 如果提供的信息有用,请将答案标记为“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢K- -------------------------------------------------- ----------------------- 以上来自于谷歌翻译 以下为原文 smukerji@asu.edu Refer Synthesis user guide which lists out the synthesizable constructs. -Pratham ---------------------------------------------------------------------------------------------- Kindly note- Please mark the Answer as "Accept as solution" if information provided is helpful. Give Kudos to a post which you think is helpful and reply oriented. ---------------------------------------------------------------------------------------------- |
|
|
|
smukerji@asu.edu
Vivado综合和XST支持初始化,为触发器,LUT和$ readmemh等任务提供INIT值,以初始化RAM内容。 在Vivado中合成RTL并检查INIT属性以了解行为。 谢谢,Anusheel ----------------------------------------------- - - - - - - - - - - - - - - - - - - - - - - - - 搜索 在论坛上发布查询之前,与您的设备和工具相关的文档/答案记录。搜索相关论坛并确保您的查询不会重复。请将帖子标记为“接受为解决方案”,以防它有助于解决您的查询。帮助 回答 - >给予Kudos --------------------------------------------- -------------------------------------------------- 以上来自于谷歌翻译 以下为原文 smukerji@asu.edu Vivado synthesis and XST supports initialization to provide INIT values for flops, LUT and tasks like $readmemh to initialize the RAM content. Synthesize the RTL in Vivado and check the INIT property to understand the behavior. Thanks, Anusheel ----------------------------------------------------------------------------------------------- Search for documents/answer records related to your device and tool before posting query on forums. Search related forums and make sure your query is not repeated. Please mark the post as an answer "Accept as solution" in case it helps to resolve your query. Helpful answer -> Give Kudos ----------------------------------------------------------------------------------------------- |
|
|
|
只有小组成员才能发言,加入小组>>
2446 浏览 7 评论
2845 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2308 浏览 9 评论
3390 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2485 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1731浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
619浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
483浏览 1评论
2036浏览 0评论
760浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2025-1-11 13:47 , Processed in 1.373832 second(s), Total 80, Slave 64 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号