完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
您好，Xilinx支持，
你能列出哪些我可以参考的Spartan-6 / Artix-7文件检查这些设备的serdes是否能满足STM-4抖动要求？ 谢谢， 特吕克 以上来自于谷歌翻译 以下为原文 Hi Xilinx support, Can you list which Spartan-6/Artix-7 documents I can refer to check if these devices' serdes can meet the STM-4 jitter requirements or not? Thanks, Truc 
0
|
|
相关推荐
4个回答
|
|
|
Artix -7 http://www.xilinx.com/support/documentation/data_sheets/ds181_Artix_7_Data_Sheet.pdf
斯巴达 - 6 http://www.xilinx.com/support/documentation/data_sheets/ds162.pdf 检查这些文档的抖动规格 --Krishna 以上来自于谷歌翻译 以下为原文 Artix -7 http://www.xilinx.com/support/documentation/data_sheets/ds181_Artix_7_Data_Sheet.pdf spartan- 6 http://www.xilinx.com/support/documentation/data_sheets/ds162.pdf check these docs for jitter specs --Krishna |
|
|
|
|
|
嗨克里希纳，
谢谢你的文件。 他们真的有帮助。 我还有一个问题。 文件指出STM-4（622Mbps）抖动为0.1UI。 尽管G813，G783需要0.1UI用于STM-4抖动，但我担心Spartan-6 / Artix-7器件的serdes可能无法完全满足抖动要求。 你能澄清一下吗？ 谢谢， 特吕克 以上来自于谷歌翻译 以下为原文 Hi Krishna, Thanks for the documents. They really help. I have one more question. The documents points out that the STM-4 (622Mbps) jitter is 0.1UI. Even though the G813, G783 require 0.1UI for STM-4 jitter, I am afraid that the Spartan-6/Artix-7 devices' serdes may not meet the jitter requirements exactly. Can you please clarify? Thanks, Truc |
|
|
|
|
|
嗨@krishnan，
你能指出我可以挖掘的地方，以确保Spartan-6 / Artix-7设备的serdes完全符合STM-4抖动要求。 我担心它们可能会滑动一点，不能达到标准所示的0.1UI。 谢谢， 特吕克 以上来自于谷歌翻译 以下为原文 Hi @krishnan, Can you point me where I can dig out to make sure that the Spartan-6/Artix-7 devices' serdes meet the STM-4 jitter requirements exactly. I'm afraid that they may slip a little bit and cannot meet 0.1UI as the standard indicates. Thanks, Truc |
|
|
|
|
|
嗨，
根据DS181，发送器以500 Mbps运行的maxtotal抖动为0.1 UI。 请参阅以下屏幕截图。 问候， 克里希纳 -------------------------------------------------- ---------------------------------------------请将帖子标记为 如果提供的信息能够回答您的问题/解决您的问题，请“接受为解决方案”。给予您认为有用的帖子。 以上来自于谷歌翻译 以下为原文 Hi, As per DS181, the max total jitter at the transmitter operating at 500 Mbps is 0.1 UI. Please refer to the below screenshot. Regards, Krishna ----------------------------------------------------------------------------------------------- Please mark the post as "Accept as solution" if the information provided answers your query/resolves your issue. Give Kudos to a post which you think is helpful. |
|
|
|
|
只有小组成员才能发言，加入小组>>
2363 浏览 7 评论
2782 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2248 浏览 9 评论
3326 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2414 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
734浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
524浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
336浏览 1评论
742浏览 0评论
1940浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1369
评论
淘帖
3414
