完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
作者：刘丽娟 一博科技高速先生团队队员
去年我们陶醉在威廉希尔官方网站 的海洋中无法自拔，导致部分读者表示太高大上、看不懂。新年伊始，我们来点接地气的，讨论讨论生产环节对信号质量、产品性能的影响。任何硬件产品设计好了，都得生产。但是，凡是生产，必有偏差。生产会造成哪些偏差？偏差量有多大？产品性能是否能够接受这个偏差？这许多的问题，在2018年将为大家一一介绍。 
0
|
|
相关推荐
3个回答
|
|
|
今天讲讲生产造成的诸多偏差中的一项：“层偏”。层偏是指：在不同的芯板在相互叠合生产中，芯板（core）与芯板（core）之间发生错位现象。
PCB板是用一层core、一层PP压合而成的，PP是半固态的，就好比在纸的上下面都涂上胶水，然后一张一张地摞起来，不可能100%都对齐，而且胶水是具有流动性，摞完再一压，纸张之间还会滑动。摞得越厚，整体层偏就越大，效果如下图所示： 你以为的效果： 再来看看实际PCB的情况，比如在GSSG叠层（GND layer- Signal layer- Signal layer- GND layer）中布线，设计效果、实际产品效果如下图所示： 我们研究层偏，目的在于研究层偏对信号的恶化影响。下面以一个非常典型的案例讲解层偏的影响。 |
|
|
|
|
|
1、层偏对阻抗的影响
trace在板上常常需要穿过密集的过孔区域，比如BGA区域、连接器区域，此时trace离过孔的距离就受到限制，不是你想远离就能远离的，我们常说此处的布线通道有限。 在上面这个105ohm阻抗的前提下，trace又在过孔旁边穿过，假设我们在设计阶段将其layout成下图所示的原始设计。我们知道生产加工环节会发生层偏，可能往左偏，也有可能往右偏（不是我们希望的），完全是随机的。设计阶段要从worse的角度去考虑产品性能，下面只分析向右层偏的情况。 从上面这张图可以看到，向右层偏导致走线进入过孔反焊盘的区域，走线有一部分没有参考层。相信大家一眼就能看出：阻抗有问题。没错！进入反焊盘区域阻抗会向上波动，如下图所示： 原始设计的阻抗在106ohm，如果发生5mil层偏，进入过孔反焊盘区域的走线阻抗向上波动到108ohm。假如在密集过孔区域（比如BGA），trace往往要穿过几排过孔才能出来，这会使得trace阻抗频繁波动，类似于：106~108~106~108~106。你的系统是否能容忍频繁的2ohm的阻抗波动？如果你的走线阻抗做出来已经是上限110ohm了(即100 ohm +10%)，在110ohm的基础上再加2ohm，是否还能容忍？是否会影响产品的良率？……事后去担心这种种问题，不如在设计阶段就想办法规避掉。 |
|
|
|
|
|
2、层偏对串扰的影响
层偏除了会造成阻抗不连续，还会造成串扰比预估的大。下面看看层偏对串扰的影响，在下图4所示的链路上，在Diff_Port2上加1000mVpp的Xtalk，看看Diff_Port1上接收到的串扰有多大。 层偏5mil：14mVpp串扰 在上面3种不同的串扰量，对于接收端的眼图有多大的影响？如下图所示： 原始设计： 虽然生产加工环节的层偏不可避免，但是提前洞悉了其中的奥秘，就可以在设计阶段提前给出措施，将层偏带来的影响降到可接受范围。比如留出层偏量：3~5mil，如下图所示： |
|
|
|
|
只有小组成员才能发言，加入小组>>
257个成员聚集在这个小组
加入小组请问下图大疆lightbridge2遥控器主板电源芯片型号是什么？
4474 浏览 1 评论
使用常见的二极管、三极管和mos做MCU和模组的电平转换电路，但是模组和MCU无法正常通信，为什么？
346浏览 2评论
为了提高USIM卡电路的可靠性和稳定性，在电路设计中须注意的点有哪些？
349浏览 2评论
372浏览 2评论
366浏览 2评论
416浏览 2评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
819
评论
淘帖
1791
