完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
你好！
我正在使用斯巴达6 lx100与斯巴达6 lx9进行通信，它位于不同的主板上。 它们之间的连接是点对点的，通过30厘米电缆和100Mhz LVDS信号。 我应该使用外部驱动器和接收器还是FPGAs的内部驱动器和接收器是否足够？ 另外，我应该使用一些电线作为从一个电路板到另一个电路板的接地，还是没有必要，因为lvds信号是相互参照的？ 最后，在设计中我是否应该采取任何其他预防措施（除了通常的阻抗匹配，相等的电气长度蚀刻）？ 谢谢。 以上来自于谷歌翻译 以下为原文 Hello! I'm using spartan 6 lx100 to communicate with spartan 6 lx9, located in a different board. The connection between them is point to point, through 30 cm cable and 100Mhz LVDS signals. Should I use external drivers and receivers or the internal drivers and receivers of the fpgas are adequate? Also, should i use some wires as ground from one board to the other or it's not necessary since the lvds signals are referenced to each other? Finally, are there any other precautions i should take (apart from the usual such as impedance matching, equal electrical lengths etch.) in the design? Thank you. 
0
|
|
相关推荐
3个回答
|
|
|
是，
但为了以防万一，我总会有地线。 Austin Lesea主要工程师Xilinx San Jose 在原帖中查看解决方案 以上来自于谷歌翻译 以下为原文 Yes, But I would always have a ground wire, just in case. Austin Lesea Principal Engineer Xilinx San JoseView solution in original post |
|
|
|
|
|
Ĵ，
每个通道都需要一个平衡的100欧姆传输线。 是的，应该至少有一根地线，以防止地电位差异导致超过绝对最大引脚电压（并造成损坏）。 通常使用外部驱动器只是因为可能存在滥用驱动器和/或接收器的滥用条件。 更换潜水员和接收器通常比更换FPGA设备便宜。 有些人建议每个引脚上都有外部保护二极管。 Austin Lesea主要工程师Xilinx San Jose 以上来自于谷歌翻译 以下为原文 j, A balanced 100 ohm transmission line is required for each channel. Yes, there should be at least one ground wire to prevent differences in ground potentials from causing that absolute maqximum pin voltages to be exceeded (and cause damage). Often external driversw are used only because there may be abusive use conditions that blow out the drivers and/or receivers. Replacing divers and receivers is often less expensive than replacing the FPGA devices. Some folks just recommend external protection diodes on each pin. Austin Lesea Principal Engineer Xilinx San Jose |
|
|
|
|
|
是，
但为了以防万一，我总会有地线。 Austin Lesea主要工程师Xilinx San Jose 以上来自于谷歌翻译 以下为原文 Yes, But I would always have a ground wire, just in case. Austin Lesea Principal Engineer Xilinx San Jose |
|
|
|
|
只有小组成员才能发言，加入小组>>
2427 浏览 7 评论
2828 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2295 浏览 9 评论
3377 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2467 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1257浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
591浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
455浏览 1评论
2009浏览 0评论
735浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1453
评论
淘帖
9002
