完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
我有一个设计有多个相同的SDA-6设备的电路板,它连接在一个串行菊花链中(共8个)。
第一个配置为主串行模式,另一个配置为从串行模式。 主设备连接到单个64Mb SPI设备进行配置。 我的应用程序使用完全相同设计的所有8个设备,因此仅使用单个比特流。 不幸的是,我没有SPI闪存中的空间存储8个相同设计的副本用于连接; 这就是我理解PROMGen工具的工作原理。 有没有办法节省闪存空间,只存储这个比特流的单个副本? 以上来自于谷歌翻译 以下为原文 I have a board designed with multiples of the same Spartan-6 device connected in a serial daisy chain (total of 8). The first one configured for master serial mode and the remaning in slave serial mode. The master is attached to a single 64Mb SPI device for configuration. My application uses all 8 devices running the exact same design and therefore only use a single bitstream. Unfortunately, I don't have the space in the SPI flash to store essentially 8 copies of the same design for concatenation; which is how I understand the PROMGen tool to work. Is there a way to save flash space and only store a single copy of this bitstream? |
|
相关推荐
3个回答
|
|
请参阅UG380,标题为Ganged Serial Configuration的部分。
它完全描述了您的设计。 在UG380版本2.3中,本节从第135页开始。 - 鲍勃埃尔金德 签名:新手的自述文件在这里:http://forums.xilinx.com/t5/New-Users-Forum/README-first-Help-for-new-users/td-p/219369总结:1。 阅读手册或用户指南。 你读过手册了吗? 你能找到手册吗?2。 搜索论坛(并搜索网页)以寻找类似的主题。 不要在多个论坛上发布相同的问题。 不要在别人的主题上发布新主题或问题,开始新的主题!5。 学生:复制代码与学习设计不同.6“它不起作用”不是一个可以回答的问题。 提供有用的详细信息(请与网页,数据表链接).7。 您的代码中的评论不需要支付额外费用。 我没有支付论坛帖子的费用。 如果我写一篇好文章,那么我一无所获。 在原帖中查看解决方案 以上来自于谷歌翻译 以下为原文 See UG380, section titled Ganged Serial Configuration. It describes your design exactly. In UG380 version 2.3, this section begins on page 135. -- Bob Elkind SIGNATURE: README for newbies is here: http://forums.xilinx.com/t5/New-Users-Forum/README-first-Help-for-new-users/td-p/219369 Summary: 1. Read the manual or user guide. Have you read the manual? Can you find the manual? 2. Search the forums (and search the web) for similar topics. 3. Do not post the same question on multiple forums. 4. Do not post a new topic or question on someone else's thread, start a new thread! 5. Students: Copying code is not the same as learning to design. 6 "It does not work" is not a question which can be answered. Provide useful details (with webpage, datasheet links, please). 7. You are not charged extra fees for comments in your code. 8. I am not paid for forum posts. If I write a good post, then I have been good for nothing.View solution in original post |
|
|
|
请参阅UG380,标题为Ganged Serial Configuration的部分。
它完全描述了您的设计。 在UG380版本2.3中,本节从第135页开始。 - 鲍勃埃尔金德 签名:新手的自述文件在这里:http://forums.xilinx.com/t5/New-Users-Forum/README-first-Help-for-new-users/td-p/219369总结:1。 阅读手册或用户指南。 你读过手册了吗? 你能找到手册吗?2。 搜索论坛(并搜索网页)以寻找类似的主题。 不要在多个论坛上发布相同的问题。 不要在别人的主题上发布新主题或问题,开始新的主题!5。 学生:复制代码与学习设计不同.6“它不起作用”不是一个可以回答的问题。 提供有用的详细信息(请与网页,数据表链接).7。 您的代码中的评论不需要支付额外费用。 我没有支付论坛帖子的费用。 如果我写一篇好文章,那么我一无所获。 以上来自于谷歌翻译 以下为原文 See UG380, section titled Ganged Serial Configuration. It describes your design exactly. In UG380 version 2.3, this section begins on page 135. -- Bob Elkind SIGNATURE: README for newbies is here: http://forums.xilinx.com/t5/New-Users-Forum/README-first-Help-for-new-users/td-p/219369 Summary: 1. Read the manual or user guide. Have you read the manual? Can you find the manual? 2. Search the forums (and search the web) for similar topics. 3. Do not post the same question on multiple forums. 4. Do not post a new topic or question on someone else's thread, start a new thread! 5. Students: Copying code is not the same as learning to design. 6 "It does not work" is not a question which can be answered. Provide useful details (with webpage, datasheet links, please). 7. You are not charged extra fees for comments in your code. 8. I am not paid for forum posts. If I write a good post, then I have been good for nothing. |
|
|
|
感谢您的答复。
这就是我的设计*应该*首先出现的。 我的硬件以菊花链路由,如图9-1所示。 我在从站上的DOUT与DIN信号之间有一系列终端。 我能够删除这些,将数据路径重新连接到联合配置和deadbug,最后在thevenin终止。现在工作很棒。 以上来自于谷歌翻译 以下为原文 Thank you for the reply. That's what my design *should* have been in the first place. My hardware was routed in a daisy chain as shown in Figure 9-1. I have series termination in-between the DOUT to DIN signals on the slaves. I was able to remove these, rewire the data path to a ganged configuration and deadbug in a thevenin termination at the end. Works great now. |
|
|
|
只有小组成员才能发言,加入小组>>
2423 浏览 7 评论
2824 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2465 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1193浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
590浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
452浏览 1评论
2006浏览 0评论
731浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-24 08:33 , Processed in 1.389263 second(s), Total 80, Slave 64 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号