GTP PLL锁定问题

嗨，
我在我的设计中使用了向导生成的GTP Core。
我仅使用PLL0使用四个磁贴，每个磁贴都是相同的。
我还使用了两个用户时钟（一个用于TX（通道速度：0.64Gbps），一个用于RX（1.28Gbps））。
所以我有6个PLL。
我的GTP设计是完全对称的。
只有一个MGT_USRCLK模块的PLL（PLL0）被锁定，另一个（PLL1）被锁定一小段时间，然后再被锁定一小段时间再重新锁定一小段时间等等....
对于瓦片PLL，仅锁定WEST PLL，并且EAST PLL具有与MGT_USRCLK PLL1相同的行为。
有人知道为什么PLL的行为就像那样????
也许解决方案???
谢谢，
问候，
Nicolas .--------------------------------------------- Device：XC6SLX150T
-2fgg676SW：ISE 13.1更新--------------------------------------------
-



以下为原文

Hi,

I use in my design the GTP Core generated by the Wizard. I use the four tiles using only the PLL0s, each tile is the same. I also used two user clocks (one for TX (lane speed: 0.64Gbps) and one for RX(1.28Gbps)). So I have 6 PLLs. My GTP design is completely symmetrical.

Only one PLL (PLL0) of the MGT_USRCLK block is locked, the other (PLL1) is locked for a short time, then is unlocked for another short time before being re-locked for a short time and so on....

For the tile PLLs, only the WEST PLLs is locked and the EAST PLLs have the same behavior than the MGT_USRCLK PLL1.

Does somebody have an idea why the behavior of the PLL is like that???? Maybe a solution ???

Thanks,
Regards,
Nicolas.

---------------------------------------------
Device : XC6SLX150T-2fgg676
SW : ISE 13.1 updated
---------------------------------------------