完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
我最近加入了一所学院,学习verilog和FPGA工具包。
我有Spatran 3e套件,但他们使用的套件有7段显示。 所以为了做练习我需要七段显示。 是否有适用于7段显示的外部适配器,可与套件一起使用。 其次,使用LCD b / c非常困难,每个人都说LCD很难编程。 谢谢 以上来自于谷歌翻译 以下为原文 I have recently joined an institute to learn verilog and FPGA kit. I am having Spatran 3e kit but the kit which they are using is having seven segment display. So in order to do practice i need seven segment display. Is there any external adapter for 7 segment display which can be used with kit. Secondly is it really very difficult to use LCD b/c every one says me that LCD is very difficult to program. Thanks |
|
相关推荐
3个回答
|
|
LCD有一个参考设计。
您应该能够查看并自行判断您使用它的难度。 http://www.xilinx.com/products/boards/s3estarter/reference_designs.htm [R -------------------------------------------------- --------------------------不要忘记回复,不要接受作为解决方案----------- -------------------------------------------------- --------------- 以上来自于谷歌翻译 以下为原文 There is a reference design for the LCD. You should be able to look it over and judge for yourself how difficult it would be for you to use. http://www.xilinx.com/products/boards/s3estarter/reference_designs.htm R ---------------------------------------------------------------------------- Don't forget to reply, kudo, and accept as solution ---------------------------------------------------------------------------- |
|
|
|
PicoBlaze处理器实时时钟的例子
是在VHDL,但我正在研究verilog verilog代码的任何例子 以上来自于谷歌翻译 以下为原文 the example of PicoBlaze Processor Real Time Clock is in VHDL but i am working on verilog any example of verilog code |
|
|
|
1. ISE将处理混合的VHDL和Verilog源代码模块。
2.为什么不自己将VHDL转录到Verilog? 您需要调整示例代码以适合您的目的(例如,时钟,信号和端口名称,注释等)。 签名:新手的自述文件在这里:http://forums.xilinx.com/t5/New-Users-Forum/README-first-Help-for-new-users/td-p/219369总结:1。 阅读手册或用户指南。 你读过手册了吗? 你能找到手册吗?2。 搜索论坛(并搜索网页)以寻找类似的主题。 不要在多个论坛上发布相同的问题。 不要在别人的主题上发布新主题或问题,开始新的主题!5。 学生:复制代码与学习设计不同.6“它不起作用”不是一个可以回答的问题。 提供有用的详细信息(请与网页,数据表链接).7。 您的代码中的评论不需要支付额外费用。 我没有支付论坛帖子的费用。 如果我写一篇好文章,那么我一无所获。 以上来自于谷歌翻译 以下为原文 1. ISE will handle mixed VHDL and Verilog source code modules. 2. Why not transcribe the VHDL to Verilog on your own? You'll need to adapt the example code to suit your purposes anyway (e.g. clock, signal and port names, comments, etc.). SIGNATURE: README for newbies is here: http://forums.xilinx.com/t5/New-Users-Forum/README-first-Help-for-new-users/td-p/219369 Summary: 1. Read the manual or user guide. Have you read the manual? Can you find the manual? 2. Search the forums (and search the web) for similar topics. 3. Do not post the same question on multiple forums. 4. Do not post a new topic or question on someone else's thread, start a new thread! 5. Students: Copying code is not the same as learning to design. 6 "It does not work" is not a question which can be answered. Provide useful details (with webpage, datasheet links, please). 7. You are not charged extra fees for comments in your code. 8. I am not paid for forum posts. If I write a good post, then I have been good for nothing. |
|
|
|
只有小组成员才能发言,加入小组>>
2458 浏览 7 评论
2851 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2313 浏览 9 评论
3397 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2490 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1956浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
636浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
494浏览 1评论
2040浏览 0评论
767浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2025-1-23 03:21 , Processed in 1.719723 second(s), Total 81, Slave 65 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号