完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛
682
|
嗨
我想在spartan 3A DSP 3400上使用系统生成器对16x2LCD进行编程，所以有没有可用于此的教程或文档。等待回复 SALMAN 以上来自于谷歌翻译 以下为原文 hi I want to program the 16x2 LCD on spartan 3A DSP 3400 preferably using system generator, so is there any tutorial or document available for this.Waiting for reply SALMAN 
0
|
|
相关推荐
3个回答
|
|
|
嗨萨尔曼，
虽然做这样的事情非常困难和痛苦 使用xilinx模块集元素，仍然有“黑匣子”符号 允许在sysgen环境中使用HDL代码。 也， 因为使用cpu提到binx alread，所以也有“Picoblaze”符号 可用。 所以虽然控制的实际任务 必须仍然使用HDL或汇编程序完成显示，即生成的块 可以包含在sysgen模型中。 有一个很好的综合 Eilert 在原帖中查看解决方案 以上来自于谷歌翻译 以下为原文 Hi Salman, while it's very very hard and painful to do such a thing using the xilinx blockset elements, there's still the "Black Box" symbol that allows HDL code being used inside the sysgen environment. Also, since binx alread mentioned using a cpu, a "Picoblaze" symbol is also available. So while the actual task of controlling the display must still be done with HDL or assembler, the resulting block can be included in a sysgen model. Have a nice synthesis Eilert View solution in original post |
|
|
|
|
|
嗨萨尔曼，
虽然做这样的事情非常困难和痛苦 使用xilinx模块集元素，仍然有“黑匣子”符号 允许在sysgen环境中使用HDL代码。 也， 因为使用cpu提到binx alread，所以也有“Picoblaze”符号 可用。 所以虽然控制的实际任务 必须仍然使用HDL或汇编程序完成显示，即生成的块 可以包含在sysgen模型中。 有一个很好的综合 Eilert 以上来自于谷歌翻译 以下为原文 Hi Salman, while it's very very hard and painful to do such a thing using the xilinx blockset elements, there's still the "Black Box" symbol that allows HDL code being used inside the sysgen environment. Also, since binx alread mentioned using a cpu, a "Picoblaze" symbol is also available. So while the actual task of controlling the display must still be done with HDL or assembler, the resulting block can be included in a sysgen model. Have a nice synthesis Eilert |
|
|
|
|
|
嗨
谢谢你在这么短的时间内回复。经过一番研究，我得出的结论是，黑匣子是留在系统发电机中的最佳选择。 SALMAN 以上来自于谷歌翻译 以下为原文 hi thanks for replying in such a short time. After some research I also come to the conclusion that black box is the best optionwhile staying in system generator SALMAN |
|
|
|
|
只有小组成员才能发言，加入小组>>
2458 浏览 7 评论
2851 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2313 浏览 9 评论
3399 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2494 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1988浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
636浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
494浏览 1评论
2041浏览 0评论
768浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
307
