完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
在高速数字电路系统中，传输线上阻抗不匹配会造成信号反射，并出现过冲、下冲和振铃等信号畸变，而当传输线的时延TD大于信号上升时间RT的20％时，反射的影响就不能忽视了，不然将带来信号完整性问题。减小反射的方法为；根据传输线的特性阻抗在其驱动端串联电阻使源阻抗与传输线阻抗匹配，或者在接收端并联电阻使负载阻抗与传输线阻抗匹配，从而使源反射系数或者负载反射系数为零。
0
|
|
|
最近下载过的用户(1)
|
|
只有小组成员才能发言，加入小组>>
2013个成员聚集在这个小组
加入小组958 浏览 2 评论
12860 浏览 0 评论
4146 浏览 7 评论
2358 浏览 9 评论
2188 浏览 2 评论
477浏览 2评论
840浏览 2评论
959浏览 2评论
427浏览 1评论
663浏览 1评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
863
淘帖
1892
