什么是RMII、RGMII？

1.独立于介质的接口（MII）
独立于介质的接口(MII)用于MAC与外接的PHY互联，支持10Mbit/s和100Mbit/s数据传输模式。MII的信号线如下图所示：

•MII_TX_CLK：发送数据使用的时钟信号，对于10M位/s的数据传输，此时钟为2.5MHz，对于100M位/s的数据传输，此时钟为25MHz。
•MII_RX_CLK：接收数据使用的时钟信号，对于10M位/s的数据传输，此时钟为2.5MHz，对于100M位/s的数据传输，此时钟为25MHz。
•MII_TX_EN：传输使能信号，此信号必需与数据前导符的起始位同步出现，并在传输完毕前一直保持。
•MII_TXD[3:0]：发送数据线，每次传输4位数据，数据在MII_TX_EN信号有效时有效。MII_TXD[0]是数据的最低位，MII_TXD[3]是最高位。当MII_TX_EN信号无效时，PHY忽略传输的数据。
•MII_CRS：载波侦听信号，仅工作在半双工模式下，由PHY控制，当发送或接收的介质非空闲时，使能此信号。 PHY必需保证MII_CRS信号在发生冲突的整个时间段内都保持有效，不需要此信号与发送/接收的时钟同步。
•MII_COL：冲突检测信号，仅工作在半双工模式下，由PHY控制，当检测到介质发生冲突时，使能此信号，并且在整个冲突的持续时间内，保持此信号有效。此信号不需要和发送/接收的时钟同步。
•MII_RXD[3:0]：接收数据线，每次接收4位数据，数据在MII_RX_DV信号有效时有效。MII_RXD[0]是数据的最低位，MII_RXD[3]是最高位。当MII_RX_EN无效，而MII_RX_ER有效时，MII_RXD[3:0]数据值代表特定的信息(请参考表194)。
•MII_RX_DV：接收数据使能信号，由PHY控制，当PHY准备好数据供MAC接收时，使能该信号。此信号必需和帧数据的首位同步出现，并保持有效直到数据传输完成。在传送最后4位数据后的第一个时钟之前，此信号必需变为无效状态。为了正确的接收一个帧，有效电平不能滞后于数据线上的SFD位出现。
•MII_RX_ER：接收出错信号，保持一个或多个时钟周期(MII_RX_CLK)的有效状态，表明MAC在接收过程中检测到错误。具体错误原因需配合MII_RX_DV的状态及MII_RXD[3:0]的数据值。
2.精简的独立于介质的接口（RMII）
精简的独立于介质接口(RMII)规范减少了以太网通信所需要的引脚数。根据IEEE802.3标准，MII接口需要16个数据和控制信号引脚，而RMII标准则将引脚数减少到了7个。RMII具有以下特性：
•时钟信号需要提高到50MHz。   
•MAC和外部的以太网PHY需要使用同样的时钟源   
•使用2位宽度的数据收发   
RMII的信号线如下图所示：

MII即Reduced MII，是MII的简化板，连线数量由MII的16根减少为8根。
TXD[1:0]：数据发送信号线，数据位宽为2，是MII接口的一半；
RXD[1:0]：数据接收信号线，数据位宽为2，是MII接口的一半；
TX_EN(Transmit Enable)：数据发送使能信号，与MII接口中的该信号线功能一样；
RX_ER(Receive Error)：数据接收错误提示信号，与MII接口中的该信号线功能一样；
CLK_REF：是由外部时钟源提供的50MHz参考时钟，与MII接口不同，MII接口中的接收时钟和发送时钟是分开的，而且都是由PHY芯片提供给MAC芯片的。这里需要注意的是，由于数据接收时钟是由外部晶振提供而不是由载波信号提取的，所以在PHY层芯片内的数据接收部分需要设计一个FIFO，用来协调两个不同的时钟,在发送接收的数据时提供缓冲。PHY层芯片的发送部分则不需要FIFO，它直接将接收到的数据发送到MAC就可以了。
CRS_DV：此信号是由MII接口中的RX_DV和CRS两个信号合并而成。当介质不空闲时，CRS_DV和RE_CLK相异步的方式给出。当CRS比RX_DV早结束时(即载波消失而队列中还有数据要传输时)，就会出现CRS_DV在半位元组的边界以25MHz/2.5MHz的频率在0、1之间的来回切换。因此，MAC能够从CRS_DV中精确的恢复出RX_DV和CRS。
在100Mbps速率时，TX/RX每个时钟周期采样一个数据；在10Mbps速率时，TX/RX每隔10个周期采样一个数据，因而TX/RX数据需要在数据线上保留10个周期，相当于一个数据发送10次。
当PHY层芯片收到有效的载波信号后，CRS_DV信号变为有效，此时如果FIFO中还没有数据，则它会发送出全0的数据给MAC，然后当FIFO中填入有效的数据帧，数据帧的开头是"101010---"交叉的前导码，当数据中出现"01"的比特时，代表正式数据传输开始，MAC芯片检测到这一变化，从而开始接收数据。
当外部载波信号消失后，CRS_DV会变为无效，但如果FIFO中还有数据要发送时，CRS_DV在下一周期又会变为有效，然后再无效再有效，直到FIFO中数据发送完为止。在接收过程中如果出现无效的载波信号或者无效的数据编码，则RX_ER会变为有效，表示物理层芯片接收出错。
MII/RMII位传输顺序
MII上的发送/接收的4位数据，在RMII上以2个2位数据的形式发送/接收。方式为：先发送/接收低2位，再发送/接收高2位。
时钟源
1）MII时钟源
为了产生TX_CLK和RX_CLK时钟信号，外接的PHY模块必需有来自外部的25MHz时钟驱动。该时钟不需要与MAC时钟相同。可以使用外部的25MHz晶体或者GD32F107xx微控制器的MCO引脚提供这一时钟。当时钟来源MCO引脚时需配置合适的PLL，保证MCO引脚输出的时钟为25MHZ。
2）RMII时钟源
通过将相同的时钟源接到MAC和以太网PHY的REF_CLK引脚保证两者时钟源的同步。可以通过外部的50MHZ信号或者GD32F107xx微控制器的MCO引脚提供这一时钟。当时钟来源MCO引脚时需配置合适的PLL，保证MCO引脚输出的时钟为50MHZ。   
3）总结
采用MII接口，PYH的时钟频率要求25M，不需要与MAC层时钟一致。采用RMII接口，PYH的时钟频率要求50M，需与MAC层时钟一致，通常从MAC层获取该时钟源。
千兆以太网MII接口类型主要有GMII、RGMII、SGMII、TBI和RTBI 五种
3.GMII接口
与MII接口相比：
1)GMII的TX/RX数据宽度由4位变为8位;
2)GMII接口中的控制信号如TX_ER、TX_EN、RX_ER、RX_DV、CRS和COL的作用同MII接口中的一样;
3)发送参考时钟GTX_CLK和接收参考时钟RX_CLK的频率均为125MHz(1000Mbps/8=125MHz)。
4)在这里有一点需要特别说明下，那就是发送参考时钟GTX_CLK，它和MII接口中的TX_CLK是不同的，MII接口中的TX_CLK是由PHY芯片提供给MAC芯片的，而GMII接口中的GTX_CLK是由MAC芯片提供给PHY芯片的。两者方向不一样。在实际应用中，绝大多数GMII接口都是兼容MII接口的，所以，一般的GMII接口都有两个发送参考时钟：TX_CLK和GTX_CLK(两者的方向是不一样的，前面已经说过了)，在用作MII模式时，使用TX_CLK和8根数据线中的4根。 RGMII接口(如下图所示)：


4.RGMII接口
即Reduced GMII，是RGMII的简化版本，将接口信号线数量从24根减少到14根(COL/CRS端口状态指示信号，这里没有画出)，时钟频率仍旧为125MHz，TX/RX数据宽度从8为变为4位，为了保持1000Mbps的传输速率不变，RGMII接口在时钟的上升沿和下降沿都采样数据。在参考时钟的上升沿发送GMII接口中的TXD[3:0]/RXD[3:0]，在参考时钟的下降沿发送GMII接口中的TXD[7:4]/RXD[7:4]。

RGMI同时也兼容100Mbps和10Mbps两种速率，此时参考时钟速率分别为25MHz和2.5MHz。 TX_EN信号线上传送TX_EN和TX_ER两种信息，在TX_CLK的上升沿发送TX_EN，下降沿发送TX_ER；同样的，RX_DV信号线上也传送RX_DV和RX_ER两种信息，在RX_CLK的上升沿发送RX_DV，下降沿发送RX_ER。RGMII的收发时序如下图所示：  

管理配置
◇MDC——配置接口时钟
◇MDIO——配置接口I/O
管理配置接口控制PHY的特性。该接口有32个寄存器地址，每个地址16位。其中前16个已经在"IEEE 802.3,2000-22.2.4Management Functions"中规定了用途，其余的则由各器件自己指定。
5. 1000Base-T 规范的设计
1000Base-T 是专门为在 5类双绞线上进行千兆速率数据传输而设计的。 它采用了双绞线的全部 4对芯线, 并且是全双工传输的, 也就是每对双绞线都可以同时进行数据的发送和接收,这样一来 1Gb/s的传送速率可以等效地看作在 4对双绞线上,每对的传 送速率为 250Mb/s(1000Mb/s / 4 = 250Mb/s)。因为 1000Base-T 只支持全双工传输,所以与 1000Base-T 千兆以太网端口直接 相连的端口也必须是支持全双工的以太网端口(最佳情况是同时为 1000Base-T 千兆以太网端口),而不能是是半双工的,否则 一方面性能会严重下降,达不到千兆的效果,另一方面还会有严重的丢包现象。
1000Base-TX 尽管也是采用了全部的 4对双绞芯线,但是它是两对发送,两对接收。在 100Base-TX 规范中所采用的仅是两对芯 线,发送和接收各一对,两者的比较如图 5-13所示(注意区分其中的不同颜色)。 1000Base-T 规范中各芯线的具体作用如图 5-14所示。每条芯线上分担的速率都是 250Mb/s,所以,在全双工模式下,它可以实现 2Gb/s的传输速率。
1000Base-T 与 100Base-TX 采用相同的传送时钟频率 (125MHz ) , 但是利用了一种更加强大的信号传输和编 /解码方案 --PAM (Pulse Amplitude Modulation ,脉冲调幅) -5。 PAM-5编码使用 -2、 -1、 0、 +1、 +2五种电平,其中 -2、 -1、 +1、 +2四种电平用于信号 编码, 0电平用于前向纠错编码(FEC );而在 100Base-TX 中采用的是 3级 MLT (3Multi-Level Transmission,多级传送)编 码方案 MLT-3。对应的编码格式如图 5-15所示。 PAM-5编码方使用 -1、 0、 +1三种电平,其 -1和 +1用于信号传输, 0电平用于 前向纠错。由此可见, PAM-5方案可以在链路上较 100Base-TX 多传送一倍的数据。
另外, 1000Base-T 规范中的双绞线收发模块内置了一块功能强大的物理层芯片,可以支持 1000Base-X 规范中的串行(SERDES ) 接口,即可以与现有的千兆光纤模块完全兼容,充分体现了其强大的适应力。 1000Base-T 双绞线收发模块同时还能支持由思科 提出的 SGMII 接口,该接口能支持模块在 10M/100M/1000M多种速率下工作,使得 1000Base-T 模块比千兆光纤模块有更大的生 存力。
还有一个要注意的地方就是, 1000Base-T 规范中不采用交叉网线,只需直通线(两端按同一标准制作网线)即可,因为这一规 范中总是采取全双工传输的,任何一根网线都可以同时发送和接收数据。这与下面将要介绍的 1000Base-TX 是不一样的。唯一 的区别就是 X ,有 X 表示的是不同设备连接时要采用交叉线,而没有 X 的表示为不用交叉线 。
6．10Base5以太网
一种以太网标准,该标准用于使用粗同轴电缆、速度为 10Mbps 的基带局域网络,在总线型网络中,最远传输距 离为 500米。网络节点装有收发器,该收发器插在网卡上的 15针连接单元接口(Attachment Unit Interface )中, 并接到电缆上。也作 thick Ethernet,ThickNet,ThickWare。另见 coaxial cable,Ethernet
指的是使用标准的(粗) 50Ω基带同轴电缆的 10Mbit/s的基带以太网规范。它是 IEEE802.3基带物理层规范 的一部分,在每个网段上的距离限制是 500m, 整个网络最大跨度为 2500m ,每个网段最多终端数量为 100台,每个工 作站距离为 2.5m 的整数倍。
10BASE5的命名原则
10代表传输速度为 10Mbps , BASE 指的是基带传输, 5指的是大致的传输距离, 10BASE5的最大传输距离不会 超过 500米。
10base2
10Base2,也叫做便宜网路或细缆,是一个 10-Mbps 基带以太网标准,其使用 50 欧姆的细同轴电缆。 10Base2, 其被定义在 IEEE 802.3a 标准中,每段有 185 米的长度限制。 10Base2 基于曼彻斯特信号编码通过细同轴电缆进 行传输。
其中的 10代表传输速率 10Mbps , BASE 代表表示基带传输, 2表示最大传输距离 185米。