完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
一般来说,当传输线很短时,传输延时在一定的范围内,此时虽然仍然存在反射,但反射的波形在信号的上升沿之内,则从波形看,没有大的影响,但究竟传输延时短到什么程度才算短呢?我们做一个实验,还是通过spice仿真得到结果。图1为仿真电路图,该信号源端上升时间为1ns,幅度为1V,阻抗为10欧姆。
图1 仿真电路图 1、Td=40%Tr(Tr为上升时间,Td为传输延时),开路终端波形。 图2 Td=40%Tr,开路终端波形 2、Td=30%Tr(Tr为上升时间,Td为传输延时),开路终端波形。 图3 Td=30%Tr,开路终端波形 3、Td=20%Tr(Tr为上升时间,Td为传输延时),开路终端波形。此时的过冲约为0.11V,为信号幅度的11%。 图4 Td=20%Tr,开路终端波形 4、Td=10%Tr(Tr为上升时间,Td为传输延时),开路终端波形。 图5 Td=10%Tr,开路终端波 由仿真可知,信号的过冲和传输线的时延有关,《信号完整性分析》中描述说,“当传输线延时Td>信号上升时间的20%时,就要开始考虑由于导线没有终端端接而产生的振铃噪声。当时延大于上升时间的20%时,振铃会影响电路功能,,必须加以控制,否则这是造成信号完整性问题的隐患。吐过Td<20%信号的上升时间,振铃噪声可以忽略,传输线不需要终端匹配。” 所以,又出现了无敌的经验法则: 为了避免信号完整性问题,没有端接的传输线的最大长度为,Len < Tr(Tr表示信号上升时间,Len的单位为in) 换算成mil就是乘个1000。 很悲剧的是,在目前的高速电路中,信号的上升时间已经小于0.25ns,所以Len为0.25in,一般来说,PCB上走线的距离很容易大于这个值,所以,必须对电路进行端接设计。
|
|
只有小组成员才能发言,加入小组>>
2017个成员聚集在这个小组
加入小组960 浏览 2 评论
12861 浏览 0 评论
4146 浏览 7 评论
2358 浏览 9 评论
2189 浏览 2 评论
478浏览 2评论
842浏览 2评论
960浏览 2评论
430浏览 1评论
664浏览 1评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-27 18:33 , Processed in 1.231519 second(s), Total 41, Slave 32 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号