完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
我想获得最佳的时钟路由和性能。
我使用的是50Mhz晶体振荡器（3.3V逻辑），作为LX16斯巴达6 FPGA的Bank0上GCLK19的输入。 我将把它作为我逻辑的主要时钟。 为了获得最佳性能，我是否使用PIN到IBUFG到BUFG并将该输出用作逻辑的时钟？ 有更好的方法吗？ 以上来自于谷歌翻译 以下为原文 I want to get the best clock routing and performance possible. I am using a 50Mhz crystal oscillator (3.3V logic), as an input to GCLK19 on Bank0 of a LX16 spartan 6 FPGA. I will be using this as my primary clock to my logic. To get the best performance, do I use a PIN to IBUFG to BUFG and use that output as the clock to my logic? Is there a better method? 
0
|
|
相关推荐
5个回答
|
|
|
Heysweethomala8，
这是什么设备？ 您只需要使用IbufG。 GC引脚也可以直接路由到DCM和PLL。 你准备好使用其中一个吗？ 你所描述的似乎是一个很好的计划。 / K 以上来自于谷歌翻译 以下为原文 Hey sweethomala8, What device is this for? You only need to use a IbufG. Also GC pins have direct routing to DCMs and PLLs. Are you planing on using one of those? What you are describing seems like a good plan. /k |
|
|
|
|
|
原始海报说得对。
它是BUFG的IBUFG。 IBUFG只是全局时钟输入缓冲区。 BUFG是设备中的实际全局时钟网络。 Synthesis通常会处理这个问题，并且不需要在设计中显式实例化基元。 ------您是否尝试在Google中输入问题？ 如果没有，你应该在发布之前。太多结果？ 尝试添加网站：www.xilinx.com 以上来自于谷歌翻译 以下为原文 The original poster had it correct. It is an IBUFG to BUFG. The IBUFG is just the global clock input buffer. The BUFG is actual global clock network in the device. Synthesis will generally take care of this and there is no need to explicitly instantiate the primitives in your design. ------Have you tried typing your question into Google? If not you should before posting. Too many results? Try adding site:www.xilinx.com |
|
|
|
|
|
|
|
|
|
|
|
如果我最终使用DCM或PLL创建分频或倍频时钟并创建基本时钟（CLK0），在将其作为输入发送到DCM / PLL之前，是否仍需要使用IBUFG和BUFG？
此外，DCM / PLL的时钟输出是否需要任何缓冲器？ 以上来自于谷歌翻译 以下为原文 If I end up using a DCM or PLL to create a divided or multiplied clock and to create the base clock (CLK0), do I still need to use both a IBUFG and BUFG before sending it into the DCM/PLL as an input? Also, are any buffers needed at the clock outputs of the DCM/PLL? |
|
|
|
|
|
sweethomala8写道：
如果我最终使用DCM或PLL创建分频或倍频时钟并创建基本时钟（CLK0），在将其作为输入发送到DCM / PLL之前，是否仍需要使用IBUFG和BUFG？ 此外，DCM / PLL的时钟输出是否需要任何缓冲器？ 是的，通常，您需要DCM / PLL输出的时钟缓冲器。 干杯，吉姆 以上来自于谷歌翻译 以下为原文 sweethomala8 wrote:Yes, in general, you will need clock buffers for DCM/PLL outputs. Cheers, Jim |
|
|
|
|
只有小组成员才能发言，加入小组>>
2448 浏览 7 评论
2846 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2308 浏览 9 评论
3390 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2486 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1771浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
623浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
485浏览 1评论
2036浏览 0评论
760浏览 0评论
/5 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1288
评论
淘帖
1327
