完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
如果我使用MCB(存储器控制模块)且VCCO3为1.8 V,如何连接spartan 6的bank3上的VREF引脚?
如果VCCO1为3.3V并且没有使用MCB,我将如何连接斯巴达6的bank1上的VREF引脚,仅用于简单的用户I / O目的? 以上来自于谷歌翻译 以下为原文 How would I connect the VREF pins on bank3 of a spartan 6 if I was using the MCB (memory control block) and the VCCO3 is 1.8 V. How would I connect the VREF pins on bank1 of a spartan 6 if VCCO1 is 3.3V and no MCB is being used, just for simple user I/O purposes? |
|
相关推荐
1个回答
|
|
>如果我使用MCB(存储器控制模块)且VCCO3为1.8 V,如何连接简体6的bank3上的VREF引脚。
VREF为0.5 * VCCO,因此它将连接到0.9V >如果VCCO1为3.3V并且没有使用MCB,我如何连接斯巴达6的bank1上的VREF引脚,仅用于简单的用户I / O目的 标记为VREF的IO引脚不专用于该功能。 如果该组中没有需要将这些引脚用作VREF的引脚,则可以将其用作常规IO。 ------您是否尝试在Google中输入问题? 如果没有,你应该在发布之前。太多结果? 尝试添加网站:www.xilinx.com 以上来自于谷歌翻译 以下为原文 > How would I connect the VREF pins on bank3 of a spartan 6 if I was using the MCB (memory control block) and the VCCO3 is 1.8 V. VREF is 0.5 * VCCO so this would be connected to 0.9V > How would I connect the VREF pins on bank1 of a spartan 6 if VCCO1 is 3.3V and no MCB is being used, just for simple user I/O purposes IO pins that are marked as VREF are not dedicated to that functionality. If there are no pins in that bank that require the use of these pins as VREF then can be used as regular IO. ------Have you tried typing your question into Google? If not you should before posting. Too many results? Try adding site:www.xilinx.com |
|
|
|
只有小组成员才能发言,加入小组>>
2474 浏览 7 评论
2860 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2321 浏览 9 评论
3406 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2502 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
2169浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
645浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
506浏览 1评论
2054浏览 0评论
783浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2025-2-3 12:21 , Processed in 0.982332 second(s), Total 44, Slave 39 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号