完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
如果一个扰码器现在做并行化,例如要求输入位宽为32位,那么本原多项式如何确定?在实现的过程中,如果想使用并行,是不是需要将同移位寄存器长一致的周期后状态机算出来呢?不很明白为什么可以实现并行化,输出不是还是一位一位的数据的吗?是不是将对应的周期数计算出结果吗?
|
|
相关推荐 |
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
基本FPGA或者树莓派或者其它微处理器(尽量压缩成本且完成项目)DFB激光器稳频
1485 浏览 1 评论
2579 浏览 1 评论
助力AIoT应用:在米尔FPGA开发板上实现Tiny YOLO V4
1209 浏览 0 评论
3734 浏览 1 评论
3343 浏览 0 评论
2339 浏览 58 评论
6192 浏览 113 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2025-2-3 22:38 , Processed in 0.549112 second(s), Total 37, Slave 31 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号