[问答]

IP内核时钟设定与原理图模块不符合，是怎么回事？

1977 IP核 FPGA

问答对人有帮助，内容完整，我也想知道答案 0 在生成IP内核时，设定的pll输入时钟是20MHz,但是生成的例化模块的.v文件里，注明的输入时钟频率是50MHz，这个为什么会出现不符合的情况呢？应该以哪个为标准？跪求大神指点（见下图）我用的是Altera Cyclone 4的EP4CE115F29C7开发板 0
2019-4-22 13:14:47　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 刘英该类别下有 31 个回答。邀请回答 chenbingjy 该类别下有 27 个回答。邀请回答 yoonssica 该类别下有 22 个回答。邀请回答 houxiaoxiao 该类别下有 17 个回答。邀请回答小工兵该类别下有 16 个回答。邀请回答小萃米该类别下有 16 个回答。邀请回答 Elecfans管家该类别下有 15 个回答。邀请回答薄迪该类别下有 14 个回答。邀请回答我爱妖妖该类别下有 14 个回答。邀请回答言尽于此33 该类别下有 14 个回答。邀请回答 hxing 该类别下有 13 个回答。邀请回答那些年儿ing 该类别下有 13 个回答。邀请回答平漂流该类别下有 13 个回答。邀请回答 1653344032.827400 该类别下有 12 个回答。邀请回答小麦地该类别下有 12 个回答。邀请回答科比如我该类别下有 12 个回答。邀请回答倪love 该类别下有 12 个回答。邀请回答 xiekaboy 该类别下有 12 个回答。邀请回答黄月明该类别下有 11 个回答。邀请回答 tutu1583 该类别下有 11 个回答。邀请回答举报林孜相关推荐 • modelsim仿真结果不符合逻辑 1939 • modelsim仿真结果不符合逻辑 2129 • 使用esp8266的Hspi与单片机通信，打印的W0-W7寄存器数据和发送的数据不符合，为什么？ 129 • 求教功放电路结果失真，参数不符合要求 3270 • 新人求助，跪求大神解答关于NI USB-6343和激光位移传感器LJG080的连接问题 4595 • AD8655单电源同相放大器，带宽跟数据表给出的参考带宽不符合请问怎么解决？ 1570 • IR 2104 驱动MOS 管问题 4732 • 蜂鸟e203的system文件修改后出现时序不符合要求的问题怎么解决？ 621 • AD8210手册中figure41电路芯片的引脚标号跟figure3引脚标号不符合 1967 • 为什么pspice中的AD844只能放大到400mV左右？ 316 1个回答

答案对人有帮助，有参考价值 1 建议你将例化生成的.v文件里的数值全部改成你IP核生成的数值再编译一遍

2019-4-22 14:03:18 评论举报李丽华