完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
喜
我对我的设计中的关键路径以及如何约束它们有疑问。 我正在使用ISE 14.1进行实施。 我有一个设计,其中关键路径(从源FD到目的地FD)给出-3.3ns的松弛(周期约束为10ns)。 现在有没有其他方法来限制关键路径,而不是将周期约束放在它上面? (没有虚假路径或多周期路径)。 我的理解是正确的,如果我应用10ns的周期约束,那么连接到该时钟的所有路径都被约束到那个时间段,那么它也会自动约束关键路径? 如果我对我的设计应用10ns周期约束,那么有没有办法特别加强对关键路径的约束? 这样松弛减少了吗? 请澄清 ... 感谢致敬, 祖宾库马尔。 以上来自于谷歌翻译 以下为原文 hi, i had a question regarding critical paths in my design and how to constrain them. i am using ISE 14.1 for implementation. i have a design where the critical path (from souce FD to destination FD) gives a slack of -3.3ns (period constraint is 10ns). now is there any other way to constraint the critical path other than putting the period constraint on it? (there are no false paths or multicycle paths). is my understanding correct that if i apply the period constraint of 10ns, then all paths connected to that clock are constraned to that period and that would automatically constraint the critical path as well? if i apply 10ns period constraint to my design, then is there any way of tightening up the constraint on the critical path specifically? so that the slack is reduced? please clarify ... thanks and regards, zubin kumar. |
|
相关推荐
3个回答
|
|
zubin_kumar31写道:
我有一个设计,其中关键路径(从源FD到目的地FD)给出-3.3ns的松弛(周期约束为10ns)。 现在有没有其他方法来限制关键路径,而不是将周期约束放在它上面? (没有虚假路径或多周期路径)。 我的理解是正确的,如果我应用10ns的周期约束,那么连接到该时钟的所有路径都被约束到那个时间段,那么它也会自动约束关键路径? 如果我对我的设计应用10ns周期约束,那么有没有办法特别加强对关键路径的约束? 这样松弛减少了吗? 你是对的:如果你在一个时钟上加上一个周期约束,那么由它构成的所有路径都会受到该约束的影响。 没有办法“收紧”这种约束。 如果定时失败3.3 ns,则意味着该路径中触发器之间的逻辑或路由过多。 检查时序报告以查看故障路径上的逻辑电平数。 您唯一的选择可能是管道逻辑。 ----------------------------是的,我这样做是为了谋生。 在原帖中查看解决方案 以上来自于谷歌翻译 以下为原文 zubin_kumar31 wrote:You are correct: if you put a period constraint on a clock, all paths clocked by it are covered by that constraint. There is no way to "tighten up" that constraint. If you fail timing by 3.3 ns, that means that there's too much logic or routing between the flip-flops in that path. Check the timing report to see the number of logic levels on the failing path. Your only option might be to pipeline the logic. ----------------------------Yes, I do this for a living.View solution in original post |
|
|
|
zubin_kumar31写道:
我有一个设计,其中关键路径(从源FD到目的地FD)给出-3.3ns的松弛(周期约束为10ns)。 现在有没有其他方法来限制关键路径,而不是将周期约束放在它上面? (没有虚假路径或多周期路径)。 我的理解是正确的,如果我应用10ns的周期约束,那么连接到该时钟的所有路径都被约束到那个时间段,那么它也会自动约束关键路径? 如果我对我的设计应用10ns周期约束,那么有没有办法特别加强对关键路径的约束? 这样松弛减少了吗? 你是对的:如果你在一个时钟上加上一个周期约束,那么由它构成的所有路径都会受到该约束的影响。 没有办法“收紧”这种约束。 如果定时失败3.3 ns,则意味着该路径中触发器之间的逻辑或路由过多。 检查时序报告以查看故障路径上的逻辑电平数。 您唯一的选择可能是管道逻辑。 ----------------------------是的,我这样做是为了谋生。 以上来自于谷歌翻译 以下为原文 zubin_kumar31 wrote:You are correct: if you put a period constraint on a clock, all paths clocked by it are covered by that constraint. There is no way to "tighten up" that constraint. If you fail timing by 3.3 ns, that means that there's too much logic or routing between the flip-flops in that path. Check the timing report to see the number of logic levels on the failing path. Your only option might be to pipeline the logic. ----------------------------Yes, I do this for a living. |
|
|
|
谢谢贝斯曼...是的,我知道。
因为这一点在我的项目中被提出了很多次,我想我会发布它并得到第二意见澄清......谢谢! 以上来自于谷歌翻译 以下为原文 thanks bassman ... yup i knew that. because this point was being brought up many times in my project, i thought i'd post it and get a 2nd opinion to clarify ... thanks! |
|
|
|
只有小组成员才能发言,加入小组>>
2363 浏览 7 评论
2782 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2248 浏览 9 评论
3326 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2414 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
736浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
526浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
339浏览 1评论
745浏览 0评论
1943浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-10 21:45 , Processed in 1.194499 second(s), Total 81, Slave 65 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号