完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
嗨，大家好，
我正在使用Vivado 2014.对于设计，是使用BUFG或IBUF / OBUF原语到端口引脚还是工具将在分配PIN时自动获取缓冲区？ 我没有为时钟引脚A2YCLK0分配BUFG。 在我的综合过程中，我收到了警告信息 CKLD＃1警告时钟网络A2YCLK0由IO而不是时钟缓冲器直接驱动。 theertha 以上来自于谷歌翻译 以下为原文 Hi Everyone, I am using Vivado 2014. For the design, is it to use BUFG or IBUF/OBUF primitives to the port pins or Tool will automatically takes the buffers when PIN is assigned?I have not assigned BUFG for clock pin A2YCLK0. During my synthesis i am getting warning message asCKLD #1 Warning Clock net A2YCLK0 is directly driven by an IO rather than a Clock Buffer.theertha 
0
|
|
相关推荐
8个回答
|
|
|
嗨，
您是否已将时钟输入定位到Clock Capable IO。 如果你把它LOC到Clock Capable IO工具会自动插入BUFG。 以上来自于谷歌翻译 以下为原文 Hi, Have you LOCed the clock input to Clock Capabale IO. If you LOC it to Clock Capable IO tool will automatically insert BUFG. |
|
|
|
|
|
嗨Manusha，
我正在使用设备XC7A100T-1FGG676。 A2YCLK0被送入PIN U21。 Mr.Syed提到使用BUFG。 有点困惑。 theertha 以上来自于谷歌翻译 以下为原文 Hi Manusha, I am using device XC7A100T-1FGG676. A2YCLK0 is fed to PIN U21. Mr.Syed mentioning to use BUFG. So bit confused. theertha |
|
|
|
|
|
嗨，
U21是多区域时钟引脚，因此工具应在合成后推断该时钟引脚的BUFG。 你在综合过程中看到了什么警告吗？ 以上来自于谷歌翻译 以下为原文 Hi, U21 is Multi region clock capable pin, so tool should infer BUFG for this clock pin after synthesis. Do you see any warnings during synthesis? |
|
|
|
|
|
嗨，
我正在接受警告 警告时钟网A2YCLK0由IO而不是时钟缓冲器直接驱动 theertha 以上来自于谷歌翻译 以下为原文 Hi, Ya i am getting following warning Warning Clock net A2YCLK0 is directly driven by an IO rather than a Clock Buffer theertha |
|
|
|
|
|
喜
这个项目有多大？ 您可以存档项目并将其附加到此处吗？ 以上来自于谷歌翻译 以下为原文 hi, How big is this project? Can you archive the project and attach it here? |
|
|
|
|
|
你好@ theertha，
你能打开合成设计并向我们展示这个时钟引脚的连接吗？ --Syed -------------------------------------------------- -------------------------------------------请注意 - 请标记答案 如果提供的信息有用，请“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢Kudos .------------------------ -------------------------------------------------- ------------------- 以上来自于谷歌翻译 以下为原文 Hello @theertha, Can you open the synthesized design and show us the connectivity to this clock pin? --Syed --------------------------------------------------------------------------------------------- Kindly note- Please mark the Answer as "Accept as solution" if information provided is helpful. Give Kudos to a post which you think is helpful and reply oriented. --------------------------------------------------------------------------------------------- |
|
|
|
|
|
你好@ theertha，
如果可能，您可以共享后合成检查点（.dcp）文件，该文件位于.runs / synth_1 /文件夹中吗？ --Syed -------------------------------------------------- -------------------------------------------请注意 - 请标记答案 如果提供的信息有用，请“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢Kudos .------------------------ -------------------------------------------------- ------------------- 以上来自于谷歌翻译 以下为原文 Hello @theertha, If possible can you share the post synthesis checkpoint (.dcp) file which will be located in .runs/synth_1/ folder? --Syed --------------------------------------------------------------------------------------------- Kindly note- Please mark the Answer as "Accept as solution" if information provided is helpful. Give Kudos to a post which you think is helpful and reply oriented. --------------------------------------------------------------------------------------------- |
|
|
|
|
|
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2439 浏览 7 评论
2834 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2306 浏览 9 评论
3387 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2482 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1669浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
613浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
477浏览 1评论
2027浏览 0评论
754浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
8226
评论
淘帖
7438
