完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
你好Guyz，
只有在Vivado中完成合成之后，我才能估计设计所需的资源。 问题是： 是否可以估计系统生成器（Vivado IDE 2014.3.1）本身的资源？ 无法在系统生成器[xilinx blockset / tools]中找到RESOURCE EStiMATOR块，就像它的前身，即系统生成器（ISE）一样。 当我浏览文档时，才知道资源估算器块尚未在系统生成器中引入 - Vivado IDE [如果我错了，请纠正我] 有没有办法[除了在综合后检查利用率报告]，这将允许我在算法准备好后立即估算资源 - 作为系统生成器模型？ 请指导。 提前致谢。 谢谢＆amp; 问候， 专一 以上来自于谷歌翻译 以下为原文 Hi Guyz, I am able to estimate the resource required for a design only after the synthesis is done in the Vivado. The question is: Is it possible to estimate the resource in system generator (Vivado IDE 2014.3.1) itself ? Couldn't find the RESOURCE ESTIMATOR block in the system generator [xilinx blockset/tools] as in its precursor, i.e. System generator (ISE). When i went through the documents, came to know that resource estimator block has not yet been introduced in System generator - Vivado IDE [Please correct me, if i am wrong] Is there any way [other than checking utilization report after synthesis], which will allow me to estimate the resource as soon as the algorithm is ready - as a system generator model ? PLEASE GUIDE. THANKS in advance. Thanks & Regards, Ananya 
0
|
|
相关推荐
4个回答
|
|
|
你好
是的，资源估算器尚未在最新的Vivado Sysgen中提供，您需要查看报告以获取所使用的资源。 问候，萨蒂什----------------------------------------------- --- --------------------------------------------请注意 - 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用的帖子。感谢.-- ---------------------------- --------------------- ---------------------- 以上来自于谷歌翻译 以下为原文 Hi Yes the resource estimator is not yet available in latest Vivado Sysgen and you need to see the reports to get the resources used. Regards, Satish ---------------------------------------------------------------------------------------------- Kindly note- Please mark the Answer as "Accept as solution" if information provided is helpful. Give Kudos to a post which you think is helpful. --------------------------------------------------------------------------------------------- |
|
|
|
|
|
嗨萨蒂什，
感谢您的快速回复。 我怀疑： 我可以使用ISE找到算法模型的资源估算，然后在Vivado中估算资源吗？ [不确定这是否有意义，只是想知道这种方法是否有效] 请建议。 谢谢＆amp; 问候， 专一 以上来自于谷歌翻译 以下为原文 Hi Satish, Thanks for the quick reply. My doubt: Can I find the resource estimation for the algorithm model using ISE and then approximate the resource at Vivado ? [Not sure if this makes sense, just wanted to know if this approach works] Please suggest. Thanks & Regards, Ananya |
|
|
|
|
|
你好Guyz，
任何人都可以帮助或建议有关资源估算的近似值吗？ 提前致谢。 谢谢＆amp; 问候， 专一 以上来自于谷歌翻译 以下为原文 Hi Guyz, Can anybody please help or suggest regarding the resource estimation approximation ? Thanks in advance. Thanks & Regards, Ananya |
|
|
|
|
|
你好
不确定资源是否匹配， 您可以尝试通过比较系统/实现后的Vivado的利用率报告和ISE资源估算器与您的设计，并根据您可以决定此流程。 问候，萨蒂什----------------------------------------------- --- --------------------------------------------请注意 - 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用的帖子。感谢.-- ---------------------------- --------------------- ---------------------- 以上来自于谷歌翻译 以下为原文 Hi Not sure if the resources will match up, You can give it try by comparing the utilization reports of Vivado after sysnthesis/Implementation and the ISE resource estimator with your design and based on that you can decide on this flow. Regards, Satish ---------------------------------------------------------------------------------------------- Kindly note- Please mark the Answer as "Accept as solution" if information provided is helpful. Give Kudos to a post which you think is helpful. --------------------------------------------------------------------------------------------- |
|
|
|
|
只有小组成员才能发言，加入小组>>
2539 浏览 7 评论
2892 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2345 浏览 9 评论
3443 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2527 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
2776浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
683浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
545浏览 1评论
838浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1004
评论
淘帖
2736
