完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
我试图使用Impact / Project Navigator（版本O.40d）生成用于JTAG测试的.svf文件，所有生成的文件都是0kb！
这是一个工作设计，我可以生成.bit＆amp; .mcs没有问题。 在Impact I中，选择边界扫描窗口中的部件来生成文件。 然后使用顶部的“输出”下拉菜单，我选择.svf文件=>创建svf文件=>键入文件名，然后出现0kb文件！ 任何想法 - 任何帮助最受赞赏？ 以上来自于谷歌翻译 以下为原文 Im trying to generate an .svf file for JTAG testing using Impact/Project Navigator (ver O.40d) and all that is produced is a 0kb file! This is a working design and I can generate .bit & .mcs with no problems. In Impact I select the part in the boundary scan window to generate the file for. Then using the "output" dropdown menu at the top, I select .svf file => create svf file => type a file name and a 0kb file appears! Any ideas - any help most appreciated? 
0
|
|
相关推荐
2个回答
|
|
|
嗨，
我认为你在生成SVF文件时遵循了错误的顺序。 您必须首先将IMPACT置于SVF文件模式，然后执行其余过程，例如在链中添加设备，编程和任何其他操作。 之后单击“生成”以写入SVF文件。 您可以查看IMPACT帮助以了解更多使用SVF文件的步骤。 以下是截图示例。 谢谢，AnirudhPS：请将此标记作为答案，以防它有助于解决您的问题。如果帖子引导您找到解决方案，请给予赞誉。 以上来自于谷歌翻译 以下为原文 Hi, I think you are following the wrong sequence in generating the SVF file. You have to first put the IMPACT in SVF file mode and then do the rest of the processes like adding a device in the chain, programming and any other operations. After that click on "Generate" to write onto the SVF file. You can check the IMPACT help for more steps to work with SVF files. Below is a sample screenshot. Thanks, Anirudh PS: Please MARK this as an answer in case it helped resolve your query.Give kudos in case the post guided you to a solution. |
|
|
|
|
|
嗨，
关于执行SVF文件的另一个相关链接-http：//www.xilinx.com/support/documentation/sw_manuals/xilinx13_1/pim_p_executing_xsvf_svf.htm 谢谢，AnirudhPS：请将此标记作为答案，以防它有助于解决您的问题。如果帖子引导您找到解决方案，请给予赞誉。 以上来自于谷歌翻译 以下为原文 Hi, One more related link on executing SVF files - http://www.xilinx.com/support/documentation/sw_manuals/xilinx13_1/pim_p_executing_xsvf_svf.htm Thanks, Anirudh PS: Please MARK this as an answer in case it helped resolve your query.Give kudos in case the post guided you to a solution. |
|
|
|
|
只有小组成员才能发言，加入小组>>
2363 浏览 7 评论
2782 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2248 浏览 9 评论
3326 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2414 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
734浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
524浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
337浏览 1评论
742浏览 0评论
1940浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2040
评论
淘帖
976
