[问答]

双端口ram读写测试使用异步时钟失败

问答对人有帮助，内容完整，我也想知道答案 0 嗨，大家好 Xilinx ZYNQ现已在我们的产品中使用。我们为PCI和ARM之间的通信生成双端口ram。执行测试，ARM每1 ms写入32位数据，PCI在同一地址读取。我们发现数据的碰撞发生了。在测试之后，我们调查Xilinx文档并在“LogiCORE IP BlockMemory Generatorv8.0”，第54页中阅读： “碰撞和异步时钟：一般指南使用异步时钟，当一个端口将数据写入内存位置时，另一个端口不得在指定的时间内读取或写入该位置。这个时钟到时钟设置数据表中定义了设置时间，以及其他Block RAM切换特色“。有没有办法解决这种情况？任何意见或建议将非常感谢。谢谢。伟力以上来自于谷歌翻译以下为原文 Hi everyone Xilinx ZYNQ is used in our product now. We generate a dual port ram for communication between PCI and ARM. A test is performed that ARM writes a 32 bit data every 1 ms and PCI read it in same address. We find the collision of data is happened. After that test, we survey Xilinx document and read about it in "LogiCORE IP Block Memory Generator v8.0", page 54: "Collisions and Asynchronous Clocks: General Guidelines Using asynchronous clocks, when one port writes data to a memory location, the other port must not Read or Write that location for a specified amount of time. This clock-to-clock setup time is defined in the device data sheet, along with other block RAM switching characteristics." Is there any method to solve this kind of situation? Any comments or advice will be very appreciated. Thank you. Weili 0
2019-3-14 08:29:51　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × asd008 该类别下有 32 个回答。邀请回答 aaaa321 该类别下有 27 个回答。邀请回答 doublelove 该类别下有 26 个回答。邀请回答 vynywrwr 该类别下有 21 个回答。邀请回答 hgjhgd 该类别下有 19 个回答。邀请回答 bwerwer 该类别下有 18 个回答。邀请回答 hanyan533 该类别下有 18 个回答。邀请回答 Jaionm 该类别下有 18 个回答。邀请回答 wang2222222 该类别下有 17 个回答。邀请回答 handsomelchcpp 该类别下有 17 个回答。邀请回答 binro 该类别下有 16 个回答。邀请回答 ningee 该类别下有 16 个回答。邀请回答 wznnzw 该类别下有 15 个回答。邀请回答 myf888 该类别下有 15 个回答。邀请回答 wanglinhua2627 该类别下有 14 个回答。邀请回答 guotong1984 该类别下有 14 个回答。邀请回答 yhxc 该类别下有 14 个回答。邀请回答 armortech 该类别下有 14 个回答。邀请回答 60user25 该类别下有 14 个回答。邀请回答 zcy615 该类别下有 14 个回答。邀请回答举报张林锋相关推荐 • 如何构建一个具有不同读写位宽的异步双端口RAM模块？ 1680 • 真正的双端口Ram写写，读写概念混乱 3318 • 简单的双端口和真正的双端口RAM之间的资源使用差异？ 2969 • 求大神！！！单端口和双端口RAM的区别是啥？？？ 17450 • 如何通过Quartus II软件生成一个双端口的RAM IP核？ 1486 • 请问双端口RAM在高速数据采集中有什么应用？ 1444 • 什么是双口RAM？基于FPGA的双口RAM有哪些应用？ 1529 • 如何利用双端口RAM去实现PCI总线接口？ 1091 • 双端口RAM怎么连接起两块TMS320f28335 3696 • 怎么解决异步FIFO设计的难点？ 1354 1个回答

答案对人有帮助，有参考价值 0 嗨Welli，我猜两个时钟速率，其中读取和写入BRAM是不同的。有一个类似的情况记录（虽然它的virtex-6）在下面的链接，可能会给你一些infohttp：// www。 xilinx.com/support/answers/34859.htmlRegards,Achutha -------------------------------------------------- -------------------------------------------请注意 - 请标记答案如果提供的信息有用，请“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢Kudos .------------------------ -------------------------------------------------- -------------- 以上来自于谷歌翻译以下为原文 Hi Welli, I guess the two clock rates in which the read and write to the BRAM are different. There is a similar scenario documented (though its for virtex-6)in the below link which may give you some info http://www.xilinx.com/support/answers/34859.html Regards, Achutha--------------------------------------------------------------------------------------------- Kindly note- Please mark the Answer as "Accept as solution" if information provided is helpful. Give Kudos to a post which you think is helpful and reply oriented. ----------------------------------------------------------------------------------------

2019-3-14 08:46:03 评论举报李华