完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
前段时间做了一个关于AD9958的板子，输出频率在14MHz到22MHz，从其PDF资料上的相位噪声曲线看，15MHz在10KHz以内的杂散非常好，而实际上做出来近端几百Hz的杂散最差的只有80左右的杂散抑制，请问，杂散抑制只能做到这个程度还是我哪个地方没有做好？杂散的位置随着频率的不同而不同，比如在18.185MHz处的杂散主要是250HZ，500Hz；而在18.818MHz处的杂散有30Hz，85Hz和110Hz及其N次谐波的杂散。时钟采用400MHz，对时钟的实现是100MHz晶振通过放大器饱和区取出4次谐波，通过声表滤波器和放大器，对400MHz进行放大滤波处理。不知道这种时钟的实现有没有问题？时钟的功率肯定够。求解？
0
|
|
相关推荐
4个回答
|
|
|
|
|
|
|
|
qinghong325 发表于 2019-2-22 08:46 我看过那些，对我没什么帮助，没有类似的帖子。 |
|
|
|
|
|
芯片内部内置两个10DAC转换器，其窄带无杂散动态范围可以达到80dB以上，宽带杂散范围也可以达到60dB以上。
根据AD9958各引脚功能的描述以及我们实际的需要分析，其基本外围电路可以采用上图设计，参考信号用外部晶振，不用单端参考时钟信号。CH0_OUT,CH1_OUT两路输出，不需要多片芯片同步，因此SYN_IN与SYNC_OUT不接。SYNC_CLK用射频端子引出，可供观察使用。 |
|
|
|
|
|
输出相位噪声和你的时钟关系很大，你的时钟经过倍频到400M后，时钟的相噪恶化6dB。另外和你的参考电源的噪声也有关系。
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2217个成员聚集在这个小组
加入小组ADP5092 SYS端口为2.09V，但是REG_OUT为0是什么原因？
1609 浏览 1 评论
ad7193差分输入ain1与ain2差是正值时，读到电压与实际值误差小，但为负值值，误差就变的很大
4044 浏览 2 评论
8741 浏览 1 评论
2987 浏览 1 评论
6865 浏览 2 评论
ADC3442采集，分析数据出现有规则毛刺，请问是哪方面的问题啊？
1043浏览 3评论
AD7190状态寄存器一直是0x80，连续转换模式下RDY不拉低
1356浏览 2评论
1275浏览 2评论
1043浏览 1评论
949浏览 1评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2099
评论
淘帖
1465
