完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
嗨,
我的ADC运行速度为每秒3.6千兆次。 ADC芯片通过4个DDR通道以450MHZ时钟向FPGA发送数据。 数据将被放入FIFO中以流式传输到下游逻辑。 现在我需要使用触发器来启动FPGA中的数据记录。 任何人都可以指导我使用示例代码来将触发器与每个样本的精度对齐。 非常感谢你, 以上来自于谷歌翻译 以下为原文 Hi, I have an ADC running at 3.6 Giga samples per second. The ADC chip send data by 4 DDR channels at 450MHZ clock to FPGA. The data will be put into FIFOs to stream to down stream logic. Now I need to use a trigger to start the data recording in FPGA. Can anyone direct me to sample code that I can use to align the trigger to per-sample precision. Thank you very much, |
|
相关推荐
2个回答
|
|
FPGA类型?这个触发器来自哪里?
------------------------------------------“如果它不起作用 模拟,它不会在板上工作。“ 以上来自于谷歌翻译 以下为原文 FPGA type? Where is this trigger coming from? ------------------------------------------ "If it don't work in simulation, it won't work on the board." |
|
|
|
我正在使用ML-605板,所以Virtex6。
这意味着我将无法将原始的3.6 GHZ采样时钟放入FGPA。 触发信号是异步的,宽度足以被450Mhz时钟检测到。 我正在尝试使用不同相位的8个450 MHZ时钟来检测触发信号的即将到来的时间,但仍然无法提出任何有效的解决方案。 以上来自于谷歌翻译 以下为原文 I am using ML-605 board, so Virtex6. Which means I won't be able to put original 3.6 GHZ sampling clock into FGPA. The trigger signal is asynchronous and is wide enough to be detected by the 450Mhz clock. I am trying to use eight 450 MHZ clock of different phase to detect the in coming time of the trigger signal but still couldn't come up with any working solution. |
|
|
|
只有小组成员才能发言,加入小组>>
2436 浏览 7 评论
2833 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2303 浏览 9 评论
3383 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2479 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1511浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
603浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
468浏览 1评论
2019浏览 0评论
743浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2025-1-3 04:57 , Processed in 1.243085 second(s), Total 78, Slave 62 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号