完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
我现在有一个路由器的设计我怎么能在vhdl中将任何ip核心连接到路由器。在这方面,任何机构都可以帮助我。
请帮助。 以上来自于谷歌翻译 以下为原文 design of a router I have now how can I connect any ip core to the router in vhdl.Is any body help me in this regard. plz help. |
|
相关推荐
2个回答
|
|
嗨,
关键字是COMPONENT INSTANTIATION。 您必须创建一个toplevel文件,在那里实例化您的设计和IP内核(使用实例化模板生成/交付IP内核)。 然后使用内部信号连接端口映射。 基本上这就像一个文本示意图。 如果您愿意,您可以从您的设计和IP创建符号并绘制原理图。 最后,最终的原理图文件将被ISE转换为VHDL文件(* .vhf)。 有一个很好的综合 Eilert 以上来自于谷歌翻译 以下为原文 Hi, the keyword is COMPONENT INSTANTIATION. You have to create a toplevelfile, instantiate your design and the IP core there (IP-cores are generated/delivered with instantiation templates). Then you connect the port maps with internal signals. Basically this is like a textual schematic. You can create a symbol from your design and the IP and draw a schematic as well, if you prefer. In the end the schematic file in the end will be converted to a VHDL file (*.vhf) by ISE anyway. Have a nice synthesis Eilert |
|
|
|
感谢您的回复,
如何将任务映射到ipcore。 对于ex.how,jpeg模块映射到ip核心。 以上来自于谷歌翻译 以下为原文 thanks for reply, how tasks are mapped onto the ipcore. for ex.how jpeg modules are mapped onto the ip core. |
|
|
|
只有小组成员才能发言,加入小组>>
2446 浏览 7 评论
2845 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2308 浏览 9 评论
3390 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2485 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1742浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
621浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
483浏览 1评论
2036浏览 0评论
760浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2025-1-11 20:16 , Processed in 1.722967 second(s), Total 79, Slave 63 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号