怎么延迟PWM带宽为100MHz

嗨，
实际上，你需要用于这种移位寄存器的触发器，而不是门。
而且，是的，甚至在像3S50这样的小型设备中也有很多它们。
每个slioce有两个FF。
但是，如果延迟是恒定的，那么有更多的资源保存方法。
一个是LUT可以用作16级移位寄存器，所以 
每个LUT 320级/ 16级= 20 LUT
这是一个非常小的（现在）逻辑资源。
理论上不需要专用的FF，而你应该在输入上使用至少两个，在输出上使用一个来过滤亚稳态事件和改进的路由（例如使用IOB FF）。
Xilinx的一些应用笔记告诉您如何充分利用LUTS作为移位寄存器的详细信息。
有一个很好的综合 
Eilert



以下为原文

Hi,
actually, you need flipflops for such a shift register, not gates.
And, yes, there's plenty of them even in a small device like the 3S50. Each slioce has two FFs.
 
However, if the delay is intended to be constant, there are more ressource saving approaches.
One is that LUTs can be used as 16 stage shift registers, so
    320 Stages / 16 Stages per LUT = 20 LUTs
 which is a really small ammount of (now) logic ressources.
No dedicated FF needed theoretically, while you should use at least two on the input and one on the output for filtering metastability events and improved routing (e.g. using IOB FFs).
There are several application notes from Xilinx telling you details on how to make best use of LUTS as shift registers.
 
Have a nice synthesis
  Eilert
 
 

非常感谢eilert，以便您及时回答。
我会搜索你建议我的应用笔记。
非常感谢！
;）



以下为原文

Thanks a lot, eilert, for your prompt answer.I will search for the app notes, that you suggested me.
 
Many many many thanks!
 
;)