完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
大家好，
我需要知道在运行ISE工具时将生成的所有文件是什么。例如Place和Route将生成* .PAR文件。 像这样我想知道所有文件。 提前致谢。 谢谢＆amp; 此致，Suresh Arumugam。如果你不能这样做，那么谁能做到呢？ 以上来自于谷歌翻译 以下为原文 Hi all, I need to know what are all the files will be generate while we run the ISE tool. Example Place and Route will generate *.PAR file. like this I want to know for all files. Thanks in advance. Thanks & Regards, Suresh Arumugam. If you cant do it,then whoelse can do that? 
0
|
|
相关推荐
2个回答
|
|
|
嗨Suresh，
这可能是你在寻找的东西： http://www.xilinx.com/itp/xilinx4/data/docs/dev/apxa.html 正如您所看到的，它是一个有点老化的信息，但您可能也会找到更多实际ISE版本的类似页面。 有一个很好的综合 eilert 在原帖中查看解决方案 以上来自于谷歌翻译 以下为原文 Hi Suresh, this may be what you are looking for: http://www.xilinx.com/itp/xilinx4/data/docs/dev/apxa.html As you can see, it's a little aged information, but you probably find a similar page for the more actual ISE versions too. Have a nice synthesis eilert View solution in original post |
|
|
|
|
|
嗨Suresh，
这可能是你在寻找的东西： http://www.xilinx.com/itp/xilinx4/data/docs/dev/apxa.html 正如您所看到的，它是一个有点老化的信息，但您可能也会找到更多实际ISE版本的类似页面。 有一个很好的综合 eilert 以上来自于谷歌翻译 以下为原文 Hi Suresh, this may be what you are looking for: http://www.xilinx.com/itp/xilinx4/data/docs/dev/apxa.html As you can see, it's a little aged information, but you probably find a similar page for the more actual ISE versions too. Have a nice synthesis eilert |
|
|
|
|
只有小组成员才能发言，加入小组>>
2498 浏览 7 评论
2870 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2329 浏览 9 评论
3424 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2510 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
2443浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
658浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
519浏览 1评论
2074浏览 0评论
800浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1762
评论
淘帖
1483
