完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
嗨,大家好,
我想知道是否有任何方法可以在不需要合成的情况下进行面积估算。 谢谢。 以上来自于谷歌翻译 以下为原文 Hi everyone, I would like to know if there is any way we could produce area estimation without the need for synthesis. Thank you. |
|
相关推荐
1个回答
|
|
这是非常可能的。
为了获得准确的估计,有必要了解FPGA将要执行的功能以及如何在FPGA架构中实现它们。 例如,可以估计简单设计具有单个8状态机,三个8位比较器和8×512 FIFO。 使用该信息以及您使用的特定FPGA中将需要多少寄存器和查找表(LUT)将为您提供粗略的使用估计。 除非您能够完全理解设计及其实现的方式,否则明智的做法是将其视为保守估计并将其乘以一个因子来确定您的部分。 速度也是一个因素,因为高度利用的部分难以以最大频率运行,并且将影响用于不同逻辑的架构(例如状态机)。 -DD 以上来自于谷歌翻译 以下为原文 It is very possible. To get an accurate estimation it is necessary to understand the functions the FPGA will be performing and how they will be implemented in the FPGA fabric. For instance a simple design may be estimated to have a single 8 state state machine, three 8-bit comparators, and a 8x512 FIFO. Using that information and how many registers and look up tables (LUT) will be required in the specific FPGA you are using will give you a rough estimate of the usage. Unless you can fully understand the design and the way it implements it is wise to treat this as a conservative estimate and multiply it by a factor to size your part. The speed is also a factor as a part that is highly utilized is harder to make run at the maximum frequency and will affect what architecture is used for different logic (for example state machines). -DD |
|
|
|
只有小组成员才能发言,加入小组>>
2511 浏览 7 评论
2880 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2337 浏览 9 评论
3430 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2518 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
2625浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
670浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
535浏览 1评论
821浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2025-3-6 12:46 , Processed in 1.158493 second(s), Total 45, Slave 39 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191