完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
需要有关FPGA封装兼容性的信息。
如果有两个FPGA并且两个FPGA的封装相同，那么是否意味着放置FPGA的电路板可以与相同封装的另一个FPGA一起使用？ 问候 Irshan 以上来自于谷歌翻译 以下为原文 The information about the package compatibility of FPGAs is required. If there are two FPGAs and package of both the FPGAs are same then does it mean that the board in which a FPGA is placed can be used with the other FPGA of same package?RegardsIrshan 
0
|
|
相关推荐
3个回答
|
|
|
嗨艾尔森，
它不仅仅是相同的封装，它们还必须具有匹配的引脚分配。 所以vcc，gnd，i / o和其他功能引脚必须在同一个地方。 通常，这仅适用于同一FPGA系列。 提供的表格列出了一个系列的FPGA与不同的可用软件包。 在那里您可以找到有关包装兼容部件的信息。 有一个很好的综合 Eilert 以上来自于谷歌翻译 以下为原文 Hi Irshan,it's not just the same package, they also must have matching pin assignments.So the vcc, gnd, i/o's and other functional pins have to be at the same place. In general this works only within the same FPGA family.There are tables provided that list the FPGAs of one family vs. the different available packages.There you find information about the package compatible parts.Have a nice synthesis Eilert |
|
|
|
|
|
引脚分配的意思是，引脚分配是通过软件（IMPACT Toll）还是其他方式完成的？
此外，如果我们使用封装EF1136在Virtex 5 XC5VLX155T中创建一个程序并在UCF文件中分配引脚，那么我们设计它的schemtic和board。 我的问题是Virtex 5 XC5VFX70T在相同程序和ucf文件的开发中是否可以使用相同的EF1136封装来使用这些原理图和电路板。 irshan 以上来自于谷歌翻译 以下为原文 What is meant by pin assignment, is it the Pin assignment is done through software (IMPACT Toll) or somthing else?. Further if we make a program in Virtex 5 XC5VLX155T with package EF1136 and assign pins in UCF file, afterwards we design it's schemtic and board. My question is whether these schematics and board can be used by Virtex 5 XC5VFX70T with same package of EF1136 in development of same program and ucf file. irshan |
|
|
|
|
|
您正在寻找的信息可以在Virtex-5封装和引脚分配用户指南UG195中找到。
------您是否尝试在Google中输入问题？ 如果没有，你应该在发布之前。太多结果？ 尝试添加网站：www.xilinx.com 以上来自于谷歌翻译 以下为原文 The information that you are looking for can be found in the Virtex-5 Package and Pinout User Guide, UG195. ------Have you tried typing your question into Google? If not you should before posting. Too many results? Try adding site:www.xilinx.com |
|
|
|
|
只有小组成员才能发言，加入小组>>
2446 浏览 7 评论
2845 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2308 浏览 9 评论
3390 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2485 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1742浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
621浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
483浏览 1评论
2036浏览 0评论
760浏览 0评论
/5 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
4077
评论
淘帖
2350
