完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
我正在使用状态机和组件编写程序。
我有一个错误，我不明白。 这是：错误：HDLParsers：164 - “C：/ Documents and Settings / ex1 / project / main_project.vhd”第104行。解析错误，意外PORT，期待OPENPAR或TICK或LSQBRACK。 你能帮我解释一下吗？ 以上来自于谷歌翻译 以下为原文 I am writing a program using state machine and component. I have an error and i do not understand. This is : ERROR:HDLParsers:164 - "C:/Documents and Settings/ex1/project/main_project.vhd" Line 104. parse error, unexpected PORT, expecting OPENPAR or TICK or LSQBRACK. Could you explain for me ? 
0
|
|
相关推荐
2个回答
|
|
|
当您遇到简单的语法错误时，通常会发生这种非常有启发性的消息
比如遗漏分号或忘记关闭括号。 错误是 在上面提到的（104）行或更可能在前一行。 如果你张贴一下你的 代码有人可能会进一步提供帮助。 消息本身表示找到PORT关键字 期望左括号，撇号或左方括号字符“（”，“'”或“[” 问候， 的Gabor - Gabor 以上来自于谷歌翻译 以下为原文 This very illuminating message usually occurs when you have a simple syntax error like leaving out a semicolon or forgetting to close a parenthesis. The error is either in the line mentioned (104) or more likely on the preceding line. If you post a bit of your code someone might be able to help further. The message itself indicates that the PORT keyword was found when it was expecting a left parenthesis, apostrophe, or left square bracket character "(", "'" or "[" regards, Gabor -- Gabor |
|
|
|
|
|
我还建议您将项目移动到路径中没有空格的目录。
这不是一个正式的答案，而是我很久以前在这里工作之前开始的一种做法，并且已经证明了很多次证明是有益的。 他们试图正确地逃避这些（一个空间传统上是工具争论的命令行分隔符），但是有很多工具和使用模型。 可能仍然存在一些可能导致问题的极端情况。 只是一个友好的非正式建议...... BT 以上来自于谷歌翻译 以下为原文 I would also recommend you move your project to a directory with no spaces in the path. Not an official answer, but a practice I started a long time ago before I worked here and have seen prove beneficial many times. They've tried to escape these properly (a space is traditionally a command line separator for the tool arguement), but there are a lot of tools and usage models. There are likely still a few corner cases where this can cause issues. Just a friendly unofficial suggestion... bt
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2463 浏览 7 评论
2853 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2315 浏览 9 评论
3399 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2496 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
2014浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
639浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
495浏览 1评论
2043浏览 0评论
769浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
3079
评论
淘帖
1433
