完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
|
难说是什么原因，楼主说的不够详细。如果PCB设计软件等长控制不计入过孔深度，那么存储器FPGA同面反而容易出问题。pads layout和router就是这种不计过孔深度的软件，所以我做DDR3、DDR4设计总是尽量把存储器放在另一面，这样等长计算表格会简化不少，地址、控制、命令总线走线换层只要做到往深层单向换层就可以不必考虑过孔深度。许多情况下，FPGA内部时间误差需要用PCB导线配齐，不知楼主的等长控制是否参照了FPGA资料计入了内部时基误差。
|
|
|
|
|
|
怎么会有这种要求，这明显是软件弄不出来让硬件背锅啊
PCB一般都等长呀，而且FPGA好像可以软件调整延时。 另外你说的图像抖动是怎回事，图像抖动应该和DDR3没有关系吧？ |
|
|
|
|
|
图像抖动一般是显示屏的CLK信号，HS, VS这里加电容
|
|
|
|
|
|
之前的板子用软件调的程序没问题，放在现在这个板子就有问题了，软件就说软件没问题。
|
|
|
|
|
|
可以用示波器看看显示屏的CLK VS HS信号是否有问题，一般的RGB888信号的屏，速度都不快，对时序没有太大要求。另外，如果系统启动正常，就说明内存没有问题啊。软件BUG也不一定每个板子都重现。最好还是测下信号
|
|
|
|
|
|
这种问题很难界定是软件还是硬件问题，能用软件解决最好。
|
|
|
|
|
|
可以让软件写一个DDR3 test image， 然后run crazy DDR3 read and write 测试， 只要那个测试pass了， 那么就告诉别人DDR3没有问题
|
|
|
|
|
|
软件的搞不懂，肯定来找你麻烦了呀，这个跟同层有啥毛线关系，都是要打孔的，看你的电源平面处理的怎么样啦
|
|
|
|
|
|
明显没有这种要求啊 我们做的板子很多DDR都是正反贴的 都没有问题
|
|
|
|
|
|
不敢说你这个案子是软件还是硬件问题，但是你们那个软件就是在瞎扯淡。他FPGA上接口，时序约束做不好，也还不是会一些芯片出故障一些芯片不出
|
|
|
|
|
|
可以让软件写一个DDR3 test image
|
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。
双目视觉处理系统开发实例-基于米尔安路国产DR1M90开发板
704 浏览 0 评论
1507 浏览 0 评论
基本FPGA或者树莓派或者其它微处理器（尽量压缩成本且完成项目）DFB激光器稳频
2048 浏览 1 评论
3152 浏览 1 评论
助力AIoT应用：在米尔FPGA开发板上实现Tiny YOLO V4
1314 浏览 0 评论
2454 浏览 58 评论
6264 浏览 113 评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2783
评论
淘帖
14355
