完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
最近正在调一块C6747的板子，现在上电复位期间，CVdd比DVdd先上电，上电期间RESET为低，然后为高，所以，RESET、CVdd、DVdd的上电时序是正常的，但是JTAG的TRST一直为低，用示波器量到TRST在DVdd上电的ramp（爬坡）期间有个1.8V的脉冲，但是在其他某些IO上也量到同样脉冲，然后TRST一直为低，用合众达的560仿真器连接一直死，可能因为TRST得原因，TRST对DSP来说是输入，低电平复位，但是不知为什么一直为低，请高手指点是什么原因？
另外，RESETOUT输出也一直为低。我们使用的电源芯片是TPS65023，DSP的复位是由TPS65023产生的100ms的复位。 万分谢谢！ 
0
|
|
相关推荐
2 个讨论
|
|
adltom 发表于 2018-12-24 19:01 TRST在默认状态下就是低电平，用来将DSP的JTAG部分电路保持在复位状态，当仿真器需要使用JTAG部分电路时会把它拉高。具体讲解可以参考DSP芯片手册外设那一章的IEEE1149.1 JTAG部分。 |
|
|
|
|
|
|
|
只有小组成员才能发言，加入小组>>
845 浏览 1 评论
1081 浏览 0 评论
626 浏览 1 评论
475 浏览 1 评论
668 浏览 2 评论
AT32F407在USART2 DMA发送数据时，接包接到了要发送的数据，程序还是处于等待传输完成的标识判断中，为什么？
270浏览 29评论
1232浏览 23评论
请问下tpa3220实际测试引脚功能和官方资料不符，哪位大佬可以帮忙解答下
365浏览 20评论
请教下关于TAS5825PEVM评估模块原理图中不太明白的地方，寻求答疑
344浏览 14评论
两个TMP117传感器一个可以正常读取温度值，一个读取的值一直是0，为什么？
215浏览 13评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2529
评论
淘帖
1295
