完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
当前操作系统:Linux 32位
Device Virtex 5 LX50 利用率:90% 我们正在运行我们的设计实现,从Synthesis到比特流生成。 我注意到它在TRCE期间失败,错误消息如下。 错误:可移植性:3 - 此Xilinx应用程序内存不足或遇到内存冲突。 当前内存使用量为3140548 kb。 您可以尝试增加系统的物理或虚拟内存。 如果您使用的是Win32系统,则可以使用boot.ini文件中的/ 3G开关将应用程序内存从2GB增加到3GB。 有关这方面的更多信息,请参阅Xilinx答复记录#14932。 有关此问题的威廉希尔官方网站 支持,请访问:http://www.xilinx.com/support。 答案是针对Windows 7.任何人都有Linux 32位操作系统的解决方案? 以上来自于谷歌翻译 以下为原文 Current OS : Linux 32 Bit Device Virtex 5 LX50 Utilization : 90% We're running the implementation on our design from Synthesis till Bit stream generation. I noticed that it failed during TRCE with error msg below. ERROR:Portability:3 - This Xilinx application has run out of memory or has encountered a memory conflict. Current memory usage is 3140548 kb. You can try increasing your system's physical or virtual memory. If you are using a Win32 system, you can increase your application memory from 2GB to 3GB using the /3G switch in your boot.ini file. For more information on this, please refer to Xilinx Answer Record #14932. For technical support on this issue, please visithttp://www.xilinx.com/support. The answer given is for Windows 7. Anyone have the solution for Linux 32-bits OS? |
|
相关推荐
1个回答
|
|
你好@ pixart_pg
查看此答复记录:http://www.xilinx.com/support/answers/33196.html 谢谢, 维奈 -------------------------------------------------- ------------------------------------------您是否尝试在Google中输入问题? ? 如果没有,你应该在发布之前。 此外,MARK这是一个答案,以防它有助于解决您的查询/问题。给予帮助您找到解决方案的帖子。 以上来自于谷歌翻译 以下为原文 Hello @pixart_pg Check this answer record: http://www.xilinx.com/support/answers/33196.html Thanks, Vinay -------------------------------------------------------------------------------------------- Have you tried typing your question in Google? If not you should before posting. Also, MARK this is as an answer in case it helped resolve your query/issue.Give kudos to the post that helped you to find the solution. |
|
|
|
只有小组成员才能发言,加入小组>>
2424 浏览 7 评论
2825 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2465 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1209浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
590浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
452浏览 1评论
2006浏览 0评论
731浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-24 21:44 , Processed in 1.478876 second(s), Total 76, Slave 60 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号