[问答]

流模式下Virtex-5板上的示例程序AN65974不能正常工作

问答对人有帮助，内容完整，我也想知道答案 0 你好，我已经尝试在VelDeX-5板上以流模式运行样例程序AN6997。不幸的是，它不能正常工作，除非PKTAIN PIN被切换，而在相关文档中提到PKAN是流模式中的“1”。实际上，如果PKTACK没有切换，FLAB仍然保持“0”，并且没有数据被传输。你能帮我解决这个问题吗？当做，哈尼族以上来自于百度翻译以下为原文 Hello, I have been trying to run the sample program AN65974 on Virtex-5 board in Stream in Mode. unfortunately, it does not work correctly ,unless PKTEND pin is toggled, while it is mentioned in related documents that PKTEND is to be '1' in Stream In Mode. Actually, if PKTEND is not toggled, FLAGB remains '0' and no data is transmitted. Could you please help me to solve this problem? Regards, Hani 0
2018-11-29 11:54:09　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 36切53 该类别下有 65 个回答。邀请回答 hnui2002 该类别下有 50 个回答。邀请回答细水爱长流该类别下有 33 个回答。邀请回答不cdvdhgdh 该类别下有 31 个回答。邀请回答 iwuwjgj 该类别下有 26 个回答。邀请回答 cslb2000 该类别下有 25 个回答。邀请回答珠海易胜该类别下有 23 个回答。邀请回答 ggfx 该类别下有 23 个回答。邀请回答 h1654155958.0210 该类别下有 22 个回答。邀请回答 hrtuoyu 该类别下有 22 个回答。邀请回答 ncmza 该类别下有 21 个回答。邀请回答 shaoye88 该类别下有 21 个回答。邀请回答瑾年Invader 该类别下有 20 个回答。邀请回答望望Ll 该类别下有 20 个回答。邀请回答 april_yu 该类别下有 20 个回答。邀请回答 zkzk196599 该类别下有 19 个回答。邀请回答 lucas_songlea 该类别下有 18 个回答。邀请回答 nvwuwy 该类别下有 18 个回答。邀请回答 zhan81411 该类别下有 17 个回答。邀请回答 cmh22 该类别下有 17 个回答。邀请回答举报张凤英相关推荐 • 如何将Virtex-5与具有LVDS DDR信号的并行高速ADC连接 1581 • 在Virtex-5 FPGA中如何使用BRAM代替SRAM 1999 • fx3 dvk到hsmc an65974互连板问题 1058 • 如何将SPANSION S29GLxxxPflash连接到VIRTEX-5 646 • 关于Virtex-5 FXT平台的知识点看完你就懂了 833 • Stratix III FPGA与Xilinx Virtex-5之间有什么不同？ 1924 • 有必要使用microblaze来使用Virtex-5以太网mac包装器核心吗？ 1537 • 如何将Virtex-5板添加到设备列表中？ 1081 • 如何将Virtex-5 I/O引脚用于差分对输入? 2148 • 基于Virtex-5 LXT FPGA的PCIe端点该怎样去设计？ 1626 2个回答

答案对人有帮助，有参考价值 0 你好，只有当没有完全填充任何DMA缓冲器时，才需要切换PKTAN信号。例如，假设你有6个大小为16K的DMA缓冲器。在前5个DMA缓冲器被填充后，它们将被包装（准备发送到USB），然后可以被提交（传输到USB外围设备）。假设第六DMA缓冲器部分被填充，并且FPGA没有更多的日期要发送。现在PKTACK信号被断言（拉低），因此缓冲区被包装。你能让我们知道PC能接收多少数据、丢失多少数据以及FPGA实际上发送了多少数据、缓冲区计数和大小的详细信息、调试日志（如果有的话）？当做， - Madhu Sudhan 以上来自于百度翻译以下为原文 Hi, The PKTEND signal needs to be toggled only when any DMA buffer is not completely filled. For example, assume that you have 6 DMA Buffers each of size 16K. After first 5 DMA Buffers are filled they will be wrapped (ready to be sent to the USB) and then can be committed (transferred to the USB Peripheral). Assume that the 6th DMA Buffer is partially filled and the FPGA has no more date to be sent. Now the PKTEND signal is asserted (pulled low), so the Buffer is wrapped. Can you please let us know how much data is the PC able to receive, how much data is being lost and how much data is actually sent be the FPGA, details of your buffer count and size, Debug logs if any? Regards, - Madhu Sudhan

2018-11-29 12:03:44 评论举报刘辉

答案对人有帮助，有参考价值 0 dfzvzs 发表于 2018-11-29 09:44 你好，只有当没有完全填充任何DMA缓冲器时，才需要切换PKTAN信号。例如，假设你有6个大小为16K的DMA缓冲器。在前5个DMA缓冲器被填充后，它们将被包装（准备发送到USB），然后可以被提交（传输到USB外围设备）。假设第六DMA缓冲器部分被填充，并且FPGA没有更多的日期要发送。现在PKTACK信号被断言（拉低），因此缓冲区被包 ... 你好，谢谢你的回复。实际上，我想理解为什么这个示例程序不起作用，因此我试着测试它的不同部分。事实上，当PKKAND被切换，而其余的程序保持不变，数据传输没有任何损失。最后，上周我可以通过同一个平台（ViRTEX-5+EZ-USB FX3）通过另一个程序进行数据传输。就我个人而言，我认为AN6997程序可能在与FlagA／B有关的章节中有一些问题。当做，哈尼族以上来自于百度翻译以下为原文 Hi, Thank you for your reply. Actually, I wanted to understand why this sample program did not work, thereby I tried to test the different sections of it. As a matter of fact, When PKTEND was toggled, while the rest of the program remained unchanged, data was transferred without any lost. Finally, last week I could have a data transferring via the same platform (Virtex-5 + EZ-USB FX3) by another program. Personally, I think AN65974 program may have some problems specially in the sections related to FlagA/B. Regards, Hani

2018-11-29 12:16:02 评论举报张凤英