完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
IDDR和IOB FF仅由我设计中的同一IOB中的IBUF驱动。
我的代码: IOBUF iobuf_iodata(.I(iodata_mux), .IO(iodata),// PAD .O(iodata_buf), .T(iodata_out [5])); ODDR oddr_odata(.Q(iodata_mux),. C(iodata_out [6]),. CE(1),. D1(iodata_out [1]),. D2(iodata_out [3]),. R(0),. S (0)); IDDR iddr_idata(.Q1(iodata_in [0])。Q2(iodata_in [1]),. C(iodata_out [6]),. CE(1),. D(iodata_buf),. R(0),. S( 0)); assign iodata_in [2] = iodata_buf; 总是@(CLK) ss_iodata_in [2:0] ss_iodata_in [2]放在ILOGIC中,但我想将IDDR放在ILOGIC中。 我尝试设计myXDC约束文件。如下, set_property LOC ILOGIC_X1Y497 [get_cells * / iddr_odata] set_property IOB FALSE [get_cells * / ss_iodata_in [2]] 但是没有使用这种约束。 如何设计我的XDC文件? 以上来自于谷歌翻译 以下为原文 Both the IDDR and the IOB FF are driven only by the IBUF in the same IOB in my design. MY CODE: IOBUF iobuf_iodata(.I(iodata_mux), .IO(iodata), //PAD .O(iodata_buf), .T(iodata_out[5])); ODDR oddr_odata( .Q(iodata_mux), .C(iodata_out[6]), .CE(1), .D1(iodata_out[1]), .D2(iodata_out[3]), .R(0), .S(0)); IDDR iddr_idata( .Q1(iodata_in[0]) .Q2(iodata_in[1]), .C(iodata_out[6]), .CE(1), .D(iodata_buf), .R(0), .S(0)); assign iodata_in[2] = iodata_buf; always@(clk) ss_iodata_in[2:0] <= iodata_in[2:0]; ss_iodata_in[2] be placed in ILOGIC,but i want IDDR to be placed in ILOGIC. I try to design my XDC constraint file.as follow, set_property LOC ILOGIC_X1Y497 [get_cells */iddr_odata] set_property IOB FALSE [get_cells */ss_iodata_in[2]] But this constraint is not used. How design my XDC file? |
|
相关推荐
3个回答
|
|
IDDR致力于将其置于ILOGIC中。
那么单元格'iddr_idata'是如何放置的? -------------------------------------------------- -----------------------不要忘记回答,kudo,并接受为解决方案.------------- -------------------------------------------------- ---------- 以上来自于谷歌翻译 以下为原文 IDDR is dedicated to be placed in ILOGIC. How is the cell 'iddr_idata' placed then? ------------------------------------------------------------------------- Don't forget to reply, kudo, and accept as solution. ------------------------------------------------------------------------- |
|
|
|
在我的结果中,vivado实现失败,andss_iodata_in [2]被放置在ILOGIC中。
以上来自于谷歌翻译 以下为原文 In my result, vivado implementation failed, and ss_iodata_in[2] be placed in ILOGIC. |
|
|
|
@ wtl121
实现中的错误消息是什么? 你能否分享一下合成后的dcp文件? --Syed -------------------------------------------------- -------------------------------------------请注意 - 请标记答案 如果提供的信息有用,请“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢Kudos .------------------------ -------------------------------------------------- ------------------- 以上来自于谷歌翻译 以下为原文 @wtl121 What is the error message in implementation? Can you please share the post-synthesis dcp file? --Syed --------------------------------------------------------------------------------------------- Kindly note- Please mark the Answer as "Accept as solution" if information provided is helpful. Give Kudos to a post which you think is helpful and reply oriented. --------------------------------------------------------------------------------------------- |
|
|
|
只有小组成员才能发言,加入小组>>
2446 浏览 7 评论
2845 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2308 浏览 9 评论
3390 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2485 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1737浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
619浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
483浏览 1评论
2036浏览 0评论
760浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2025-1-11 16:32 , Processed in 1.285738 second(s), Total 80, Slave 64 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号