[处理器/GPU]

具有信号路径延迟补偿的SPI主控协议设计

2018-11-12 17:00:36 2403 SPI 时钟

0 描述借助工业通信子系统内的可编程实时单元 (PRU-ICSS)，客户可支持实时关键应用而无需使用 FPGA、CPLD 或 ASIC。此 ti 设计介绍了如何在 PRU-ICSS 上实现带信号路径延迟补偿的 SPI 主协议。它支持 SPI 时钟频率高达 16.7MHz 的 ADS8688 的 32 位通信协议。主要特色带可调节信号路径延迟补偿的 SPI 主协议（无需借助外部硬件来实现信号路径延迟补偿）高达 16.7MHz 的 SPI 时钟支持 ADS8688 SPI 通信协议自动测量已知从站响应的信号路径延迟该 PRU-ICSS 固件已通过 TIDA00164（ADS8688 和 ISO7141CC）验证且包含固件源代码、实施说明和入门说明。 0 Schematic/Block Diagram.pdf 248.44 KB , 下载次数: 9 物料清单.pdf 124.21 KB , 下载次数: 3 软件.zip 28.33 KB , 下载次数: 3 SPI Master With Signal Path Delay Compensation on PRU-ICSS Design Guide.pdf 1.11 MB , 下载次数: 6 SPI Master with Signal Path Delay Compensation on PRU-ICSS Design Guide.pdf 1.11 MB , 下载次数: 3
举报淘帖0 只看该作者最近下载过的用户(9) 相关推荐 • SPI协议的特性是什么？具有哪些优劣势？ 1274 • SPI协议的作用介绍 1699 • SPI通讯协议的相关资料推荐 769 • STM32 SPI通信协议的相关资料分享 514 • SPI协议的相关资料推荐 1199 • SPI协议相关资料推荐 420 • SPI总线协议简介 1498 • SPI协议 1027 • SPI通信协议 1824 • SPI通信协议一般只需要几根线将主控芯片与从芯片连接起来 1826