完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
嗨,
如果pblock_a中有一些BRAM,但是没有使用它们,那么其他模块可以使用这些BRAM吗? 谢谢, 以上来自于谷歌翻译 以下为原文 Hi, If there are some BRAMs in pblock_a, but they are not used, so other modules can use these BRAMs? Thanks, |
|
相关推荐
2个回答
|
|
@ araongao2015
是的,除非您的pblock设置了EXCLUDE_PLACEMENT属性。 https://www.xilinx.com/support/documentation/sw_manuals/xilinx2018_2/ug912-vivado-properties.pdf#page=200 pblock默认禁用此属性。 --Syed -------------------------------------------------- -------------------------------------------请注意 - 请标记答案 如果提供的信息有用,请“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢Kudos .------------------------ -------------------------------------------------- ------------------- 在原帖中查看解决方案 以上来自于谷歌翻译 以下为原文 @araongao2015 Yes, unless your pblock has EXCLUDE_PLACEMENT property set on it. https://www.xilinx.com/support/documentation/sw_manuals/xilinx2018_2/ug912-vivado-properties.pdf#page=200 This property is disabled by default for pblock. --Syed --------------------------------------------------------------------------------------------- Kindly note- Please mark the Answer as "Accept as solution" if information provided is helpful. Give Kudos to a post which you think is helpful and reply oriented. ---------------------------------------------------------------------------------------------View solution in original post |
|
|
|
@ araongao2015
是的,除非您的pblock设置了EXCLUDE_PLACEMENT属性。 https://www.xilinx.com/support/documentation/sw_manuals/xilinx2018_2/ug912-vivado-properties.pdf#page=200 pblock默认禁用此属性。 --Syed -------------------------------------------------- -------------------------------------------请注意 - 请标记答案 如果提供的信息有用,请“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢Kudos .------------------------ -------------------------------------------------- ------------------- 以上来自于谷歌翻译 以下为原文 @araongao2015 Yes, unless your pblock has EXCLUDE_PLACEMENT property set on it. https://www.xilinx.com/support/documentation/sw_manuals/xilinx2018_2/ug912-vivado-properties.pdf#page=200 This property is disabled by default for pblock. --Syed --------------------------------------------------------------------------------------------- Kindly note- Please mark the Answer as "Accept as solution" if information provided is helpful. Give Kudos to a post which you think is helpful and reply oriented. --------------------------------------------------------------------------------------------- |
|
|
|
只有小组成员才能发言,加入小组>>
2463 浏览 7 评论
2853 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2315 浏览 9 评论
3399 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2496 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
2014浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
639浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
495浏览 1评论
2043浏览 0评论
769浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2025-1-26 15:14 , Processed in 1.334315 second(s), Total 77, Slave 61 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号