[问答]

对于一块确定的ADF芯片，其稳态建立时间精度能到什么级别？

问答对人有帮助，内容完整，我也想知道答案 0 对于一个ADF芯片，比如手上有一块ADF4016，如果外围条件稳定，外围触发信号的时刻及幅度都能确定，内部器件稳态建立时间是否每次都有区别？如果不是，稳态建立需要的时间精度能到什么级别？我看说明书上只写了T1-T6的稳态所需最小时间，没有精度说明，有没有相关的资料？ 0
2018-10-29 09:13:25　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × cong29898 该类别下有 74 个回答。邀请回答 bwerwer 该类别下有 68 个回答。邀请回答尼克wo 该类别下有 46 个回答。邀请回答崇明土匪该类别下有 45 个回答。邀请回答脑洞大赛7 该类别下有 40 个回答。邀请回答 xieweibin 该类别下有 40 个回答。邀请回答 yfdsfqdqd 该类别下有 38 个回答。邀请回答 wjwierw 该类别下有 38 个回答。邀请回答 Arttronix 该类别下有 32 个回答。邀请回答 bgvywerq 该类别下有 25 个回答，其中被选为最佳答案 1 次。邀请回答 easonl 该类别下有 24 个回答。邀请回答 evpt 该类别下有 24 个回答。邀请回答 wyerwwr 该类别下有 24 个回答。邀请回答 60user167 该类别下有 22 个回答。邀请回答脑洞大赛20 该类别下有 22 个回答。邀请回答 keven杨该类别下有 21 个回答。邀请回答 HTJD 该类别下有 20 个回答。邀请回答胡bbs2 该类别下有 19 个回答。邀请回答 xiaokanchenfu 该类别下有 19 个回答。邀请回答 ci56789 该类别下有 19 个回答。邀请回答举报李舒桀相关推荐 • 为什么触发器要满足建立时间和保持时间 7028 • FPGA实战演练逻辑篇51：建立时间和保持时间 8790 • ADC时延和建立时间的区别是什么？ 1192 • 数字电路中，建立时间和保持时间对于触发器的时钟信号有 5233 • 为什么触发器要满足建立时间和保持时间 2008 • 精确测量ADC驱动电路建立时间，不看肯定后悔 1420 • 关于数字IC的建立时间以及保持时间你想知道的都在这 2426 • 请问两级运算放大器的建立时间如何估算？ 4395 • 请问两级运算放大器的建立时间如何估算？ 321 • 数模转换器的压摆率与建立时间 2277 2个回答

答案对人有帮助，有参考价值 0 您好，您的问题已经提交给ADI相关专家，将邀请专家尽快回答您的问题。谢谢！

2018-10-29 09:29:08 评论举报张虎豹

答案对人有帮助，有参考价值 0 您好！通常减小锁相环电路锁定时间有以下几种方法。 1，提高鉴相频率 2，增加环路滤波器带宽 3，避免控制电压工作在地和电荷泵电压Vp附近 4，环路滤波器电容应选用低介电吸收电容推荐您使用ADIsimPLL，使用该工具可以进行锁定的时域仿真。ADIsimPLL是针对ADI锁相环产品推出的辅助设计和仿真软件。输入您的设计参数，ADIsimPLL可以帮您设计外围电路并仿真结果，使用非常方便。ADIsimPLL可以从下面链接免费下载。 http://forms.analog.com/form_pages/rfcomms/adisimpll.asp

2018-10-29 09:40:35 评论举报周伟