[问答]

请问AD9220在时钟高电平下是不是一直采样但不转换？

问答对人有帮助，内容完整，我也想知道答案 0 1 AD9220在时钟高电平下是不是一直采样但不转换，到低电平的时候才进行转换并输出？ 2 AD9220是不是在上升沿启动采样保持，到下一个上升沿开始输出（我注意到手册标注的输出延迟是从上升沿开始起算的）我在设计一套高速随机信号处理系统，能否让AD9220一直工作在采样但不转换状态（CLK维持高电平），直到某一中断触发下降沿后才开始转换之后输出，单片机处理完成之后再将CLK复位为高电平。 0
2018-10-18 09:28:02　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × cong29898 该类别下有 74 个回答。邀请回答 bwerwer 该类别下有 68 个回答。邀请回答尼克wo 该类别下有 46 个回答。邀请回答崇明土匪该类别下有 45 个回答。邀请回答脑洞大赛7 该类别下有 40 个回答。邀请回答 xieweibin 该类别下有 40 个回答。邀请回答 yfdsfqdqd 该类别下有 38 个回答。邀请回答 wjwierw 该类别下有 38 个回答。邀请回答 Arttronix 该类别下有 32 个回答。邀请回答 bgvywerq 该类别下有 25 个回答，其中被选为最佳答案 1 次。邀请回答 easonl 该类别下有 24 个回答。邀请回答 evpt 该类别下有 24 个回答。邀请回答 wyerwwr 该类别下有 24 个回答。邀请回答 60user167 该类别下有 22 个回答。邀请回答脑洞大赛20 该类别下有 22 个回答。邀请回答 keven杨该类别下有 21 个回答。邀请回答 HTJD 该类别下有 20 个回答。邀请回答 h1654155957.9852 该类别下有 19 个回答。邀请回答胡bbs2 该类别下有 19 个回答。邀请回答 xiaokanchenfu 该类别下有 19 个回答。邀请回答举报余柳婵相关推荐 • AD9220在时钟高电平下是不是一直采样但不转换，到低电平的时候才进行转换并输出？ 458 • 请问AD9220在用FPGA控制时是不是可以直接用PLL产生的10M时钟就可以？ 4892 • ADC AD9220数据并行输出电平出现一段高的情况 2368 • AD9220 ADC数据是并行输出，有一位数据输出的电平应该一直是低但在时钟周期内会出现一段高的情况怎么解决？ 348 • 一个关于AD9220时钟输入的问题 1424 • 求助，关于AD9220输出格式的问题 330 • ADC的时钟线一直为高电平 2788 • AD9220的应用电路 5595 • AD7688的时钟线一直处于高电平状态是什么原因造成的？ 288 • AD9446的低八位全为高电平 1261 1个回答

答案对人有帮助，有参考价值 0 您好！建议您参考数据手册的Figure 1. 上升沿采样，经过tOD后输出数据，输出的数据是3个时钟上升沿之前的数据，即Pipeline Delay。提供有效时钟就会转换。

2018-10-18 09:43:23 评论举报云静京