完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
你好,
我给了ISE 13.1新版本一个镜头。但是很快就遇到了一致的崩溃。 我通过BSB生成了一个ML410示例项目,将xmp和ucf文件导入Project Navigator并开始编译。 合成成功完成,但很快在翻译阶段,ngdbuild.exe一直崩溃。 崩溃的唯一迹象是标准的Windows对话框。 控制台日志中的最后一件事是下面的警告。 我在WinXP SP3上运行ISE13.1。 警告:EDK - IPNAME:ppc405_virtex4,INSTANCE:ppc405_0 - 参数: C_FASTEST_PLB_CLOCK具有在MHS中指定的值DPLB1,但是tcl是重写的 DPLB0的价值 - D: users xxx projects BCM test edk_13_test edk edk.mhs第77行 警告:NgdBuild:1445 - 没有与之关联的网络 来自OFFSET约束的FPGA_0_Ethernet_MAC_PHY_rx_clk_pin [d:用户 XXX 项目 BCM 测试 edk_13_test / ethernet_mac_wrapper.ncf(3)] 警告:NgdBuild:981 - 找不到以下任何关联 约束: 警告:EDK - IPNAME:ppc405_virtex4,INSTANCE:ppc405_0 - 参数:C_FASTEST_PLB_CLOCK具有在MHS中指定的值DPLB1,但是tcl将该值覆盖到DPLB0 - D: users xxx projects BCM test edk_13_test edk edk。 mhs第77行警告:NgdBuild:1445 - 与OFFSET约束中的fpga_0_Ethernet_MAC_PHY_rx_clk_pin无关[D: users xxx projects BCM test edk_13_test / ethernet_mac_wrapper.ncf(3)]警告:NgdBuild:981 - 找不到任何关联 对于以下约束: 以上来自于谷歌翻译 以下为原文 Hello,I gave new version ISE 13.1 a shot.But was shortly faced with a consistent crash.I generated a ML410 example project via BSB, imported xmp and ucf file to Project Navigator and started the compile. Synthesis completes successfully, but shortly in Translate phase, ngdbuild.exe consistently crashes. The only indication of the crash is standard Windows dialog. The last thing in console log are the warnings below.I am running ISE13.1 on WinXP SP3.WARNING:EDK - IPNAME: ppc405_virtex4, INSTANCE: ppc405_0 - PARAMETER: C_FASTEST_PLB_CLOCK has value DPLB1 specified in MHS, but tcl is overriding the value to DPLB0 - D:usersxxxprojectsBCMtestedk_13_testedkedk.mhs line 77 WARNING:NgdBuild:1445 - No net associated with fpga_0_Ethernet_MAC_PHY_rx_clk_pin from OFFSET constraint |
|
相关推荐
7个回答
|
|
你试过超过1个设计吗?
这是否会在所有设计上发生? 也许你可以尝试一个示例设计? 如果这种情况一直发生,请尝试卸载并重新安装13.1(如果尚未安装)。 如果仅对此设计发生这种情况,请在http://www.xilinx.com/support/clearexpress/websupport.htm上打开一个Webcase。 以上来自于谷歌翻译 以下为原文 Have you tried more than 1 design? Does this happen on all designs? Perhaps you could try an example design? If this occurs consistently, then please try uninstall and re-install 13.1 if you have not already. If this occurs for this design only then please open a webcase at http://www.xilinx.com/support/clearexpress/websupport.htm |
|
|
|
根据在故障之前打印的警告消息,它似乎是约束错误处理的问题。
作为测试,尝试在没有约束文件的情况下重新运行。 以上来自于谷歌翻译 以下为原文 Based on the warning messages that were being printed just before the failure, it appears to be a problem with constraint error handling. As a test, try rerunning with no constraints file. |
|
|
|
@ambrosef,基本上我试过运行2个例子。
但两者都包括PowerPC和EDK子设计。 @bwade。 约束文件是由BSB在EDK中生成的,我猜应该没问题。 而且我没有能力在没有约束文件的情况下实现我的设计...... 我的目标是Virtex4FX。 以上来自于谷歌翻译 以下为原文 @ambrosef, basically I tried running 2 examples. But both included PowerPC and EDK subdesign. @bwade. The constraint file was generated by BSB in EDK, it should be OK, I guess. And I really can not afford to implement my design without constraints file... I am targeting Virtex4FX. |
|
|
|
我的建议是通过临时删除约束来测试约束导致崩溃的理论。
以上来自于谷歌翻译 以下为原文 My suggestion was to test the theory that constraints are causing your crash by removing them temporarily. |
|
|
|
我是否正确理解您建议不在ucf文件中包含/ data文件夹?
我这样做了(实际上我删除了该文件的内容)并导致以下错误日志: 流程“翻译”已成功完成 开始:“地图”。 运行地图...... 命令行:map -intstyle ise -p xc4vfx60-ff1152-11 -global_opt off -cm area -ir off -pr off -c 100 -o edk_top_map.ncd edk_top.ngd edk_top.pcf 使用目标部件“4vfx60ff1152-11”。 错误:LIT:411 - IOBUFDS符号 “edk_i / DDR2_SDRAM / DDR2_SDRAM / mpmc_core_0 / gen_v4_ddr2_phy.mpmc_phy_if_0 / iobs_0 / data_path_iobs_00 / gen_v4_phy_dqs_iob [7] .v4_dqs_iob / gen_dqs_iob_ddr2.gen_dqsn_diff.iobuf_dqs”没有指定IOSTANDARD。 逻辑drc期间发现的错误。 处理“翻译”已成功完成启动:“地图”。运行地图...命令行:地图-intstyle ise -p xc4vfx60-ff1152-11 -global_opt off -cm area -ir off -pr off -c 100 -o edk_top_map.ncd edk_top.ngd edk_top.pcfUsing目标部分 “4vfx60ff1152-11” .ERROR:LIT:411 - IOBUFDS符号“edk_i / DDR2_SDRAM / DDR2_SDRAM / mpmc_core_0 / gen_v4_ddr2_phy.mpmc_phy_if_0 / iobs_0 / data_path_iobs_00 / gen_v4_phy_dqs_iob [7] .v4_dqs_iob / gen_dqs_iob_ddr2.gen_dqsn_diff。 iobuf_dqs“没有指定IOSTANDARD。在逻辑drc期间发现错误。 如前所述,我只是试图用BSB生成的硬件(ppc,ddr,ddr2,uart,gpio和ethernet)给13.1一个测试驱动器。 以上来自于谷歌翻译 以下为原文 Did I understand you correctly that you suggested to not include the ucf file in /data folder? I did that (actually I deleted the content of that file) and that resulted in the following error log: Process "Translate" completed successfullyStarted : "Map".Running map...Command Line: map -intstyle ise -p xc4vfx60-ff1152-11 -global_opt off -cm area -ir off -pr off -c 100 -o edk_top_map.ncd edk_top.ngd edk_top.pcfUsing target part "4vfx60ff1152-11".ERROR:LIT:411 - IOBUFDS symbol "edk_i/DDR2_SDRAM/DDR2_SDRAM/mpmc_core_0/gen_v4_ddr2_phy.mpmc_phy_if_0/iobs_0/data_path_iobs_00/gen_v4_phy_dqs_iob[7].v4_dqs_iob/gen_dqs_iob_ddr2.gen_dqsn_diff.iobuf_dqs" does not have IOSTANDARD specified.Errors found during logical drc. Process "Translate" completed successfully Started : "Map".Running map...Command Line: map -intstyle ise -p xc4vfx60-ff1152-11 -global_opt off -cm area -ir off -pr off -c 100 -o edk_top_map.ncd edk_top.ngd edk_top.pcfUsing target part "4vfx60ff1152-11".ERROR:LIT:411 - IOBUFDS symbol "edk_i/DDR2_SDRAM/DDR2_SDRAM/mpmc_core_0/gen_v4_ddr2_phy.mpmc_phy_if_0/iobs_0/data_path_iobs_00/gen_v4_phy_dqs_iob[7].v4_dqs_iob/gen_dqs_iob_ddr2.gen_dqsn_diff.iobuf_dqs" does not have IOSTANDARD specified.Errors found during logical drc. As stated before, I am just trying to give 13.1 a test drive with BSB-generated hardware (ppc, ddr, ddr2, uart, gpio and ethernet). |
|
|
|
我在完全不同的机器上运行完全相同的问题(ngdbuild崩溃)。
之前:WinXP SP3 32位,3GB RAM,ISE 13.1 现在:Win7 64位,8GB RAM,ISE 13.1 我试图实施的项目基本上是一个BSB生成的ML410项目, 没有我的修改。 这些工具是否会生成一个日志文件,可用于调试问题? Xilinx,如果我发给你一个完整的项目并试图重现这个问题,它会对你有用吗? 问候, ~Ales 以上来自于谷歌翻译 以下为原文 I am running on exactly the same problem (ngdbuild crash) on a completely different machine. Before: WinXP SP3 32-bit, 3GB RAM, ISE 13.1 Now: Win7 64-bit, 8GB RAM, ISE 13.1 The project that I tried to implement is basically a BSB-generated project for ML410, without my modifications. Do the tools produce a log file which could be useful to debug the problem? Xilinx, would it be useful to you if I send you a complete project and you try to reproduce the problem? Regards, ~ Ales |
|
|
|
|
|
|
|
只有小组成员才能发言,加入小组>>
2468 浏览 7 评论
2855 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2317 浏览 9 评论
3400 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2498 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
2109浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
640浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
498浏览 1评论
2047浏览 0评论
778浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2025-1-31 16:06 , Processed in 1.410069 second(s), Total 89, Slave 73 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号