完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
请教，通过FPGA配置AD9957,经过验证PDCLK SYNC_CLK SCLK等，配置正确,配置为QDUC模式。FPGA将一个中心频率46.52M且在49.52M处有个单频的信号经过AD 进行62M采样，得到的数据在FPGA进行正交下变频（中心频率46.52M）到基带得到I和Q，这样在3M处会有一个单频，I和Q通过 AD9957进行上变频（中心频率46.52M），但是AD的输出在中心频率49.52M和43.52M处都有个单频信号，请问有人遇到过这个问题吗？不知道问题出在什么地方。
1
|
|
相关推荐
4个回答
|
|
|
而且每次上电，有时候有两个单频，有时候就一个单频，不知道什么原因
|
|
|
1 条评论
|
|
|
|
|
|
|
|
|
从你的频谱图上可以看出-43.52MHz处的能量比-49.52MHz出的能量高约10dB。可以从以下几方面查找原因：1. DUC的数字源的正交性，严格正交的IQ源其镜像信号几乎可以忽略。你可以再时域上分析，看李萨如图是否是为圆形或者椭圆形。也可以也复数FFT的方式直接看频谱是否存在镜像。若存在，其镜像的幅度有多大？若不存在，请继续 2， 检查数据与PDCLK的建立保持时间是否满足要求，简单的做法是，可以直接在AD9957内部直接翻转PDCLK. 翻转后AD9957频谱是否正确 。 3）另外你的本意是否是要产生49.52MHz的信号？若是这样，直接交换IQ的顺序即可。
|
|
|
1 条评论
|
|
只有小组成员才能发言，加入小组>>
2293个成员聚集在这个小组
加入小组1060 浏览 2 评论
给ADUM4223 增加信号驱动15V电压就不正常， 波动很大会被烧是什么情况？
1433 浏览 2 评论
ADP5092 SYS端口为2.09V，但是REG_OUT为0是什么原因？
1974 浏览 1 评论
ad7193差分输入ain1与ain2差是正值时，读到电压与实际值误差小，但为负值值，误差就变的很大
4299 浏览 2 评论
9100 浏览 1 评论
ADC3442采集，分析数据出现有规则毛刺，请问是哪方面的问题啊？
1692浏览 3评论
AD7190状态寄存器一直是0x80，连续转换模式下RDY不拉低
1724浏览 2评论
1060浏览 2评论
1723浏览 2评论
给ADUM4223 增加信号驱动15V电压就不正常， 波动很大会被烧是什么情况？
1433浏览 2评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
3919
评论
淘帖
3040
赞
