时钟抖动对高速链路性能的影响

2009 抖动通信链路

问答对人有帮助，内容完整，我也想知道答案 0 作者：John Johnson，德州仪器本文介绍时钟抖动对高速链路性能的影响。我们将重点介绍抖动预算基础。用于在更远距离对日益增长的海量数据进行传输的一些标准不断出现。来自各行业的工程师们组成了各种委员会和标准机构，根据其开发标准的目标（数据吞吐量和通信距离）确定抖动预算；同时还要考虑到组成通信链路的模块的局限性。图1通信链路—抖动组件图1 显示了集成有一个嵌入式时钟的典型高速通信链路。每个子系统（时钟、发送器、通道和接收机）都会对整体抖动预算的增加产生影响。子系统抖动包括一个决定性 (DJ) 组件和一个随机组件 (RJ)，如图1 所示。为了实现可接受的通信效果，必须满足下列条件：方程式 1 其中：TJSYS 是总抖动，而 1UI 为1个单位时间间隔（1 比特时间）总抖动 (TJ) 包括每个子系统决定性抖动和随机抖动的和。由于随机抖动自身的属性，进行这种求和时需要特别注意。随机抖动呈现高斯（随机）分布，并且无边界。因此，随机抖动可表示为一个 RMS 值，并且在规定测量/整合带宽范围内对其进行估算。例如，图1 所示接收机的抖动测量带宽便为 f2 - f1（参见图2）。这是因为接收机锁相环路 (PLL) 追踪 f1 以下的抖动（从而排斥它），而发射 PLL 的频率上限为 f2。从接收机的角度来看，使链路性能降低的随机抖动降至这些限制之间。图2高速通信链路—随机抖动测量带宽由于随机抖动是随机过程产生的结果，系统总随机抖动的计算需要进行方和根 (RSS) 计算，如方程式2所示：方程式2 决定性抖动源和的计算很简单：方程式 3 最后，可对系统总抖动进行估算，由此可以实现链路预算；但是，还需要做更多的工作。这种计算涉及统计数学。需要用到一种被称之为 Q 因数的参数（参见表 1）。Q 因数的大小具体取决于误码率 (BER)，同时还要根据链路性能/可靠性目标来选择。由于随机抖动的无边界属性，（最终）会出现误码。例如，10-8 的 BER 意味着，每发送 100,000,000 比特便会有一个比特被错误解释。现代的通信系统通常会要求一个达到或者超过 10-12 以上的 BER。系统总抖动（以及链路预算）可使用方程式 4 计算得到：方程式4 例如，10-14 的 BER 时，总抖动为：方程式 5 表1Q 因数和误码率本文讨论了构成总抖动预算的一些参数。下一次，我们将探讨时钟，并研究随机抖动和相位噪声之间的关系。 0
2018-9-19 14:23:47　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × elecfans电答该类别下有 503 个回答，其中被选为最佳答案 1 次。邀请回答辰达行电子该类别下有 112 个回答。邀请回答叫我赵大只该类别下有 30 个回答。邀请回答 xiaoxue11 该类别下有 28 个回答。邀请回答 leetow2006 该类别下有 25 个回答。邀请回答杰然不同该类别下有 20 个回答。邀请回答西西该类别下有 20 个回答。邀请回答 zhtyr 该类别下有 17 个回答。邀请回答 xichi2015 该类别下有 17 个回答。邀请回答 YHZY 该类别下有 13 个回答。邀请回答曾庆发该类别下有 11 个回答。邀请回答 bigcap1234 该类别下有 10 个回答。邀请回答小程321 该类别下有 10 个回答。邀请回答 shaorc 该类别下有 10 个回答。邀请回答孙敬啊该类别下有 9 个回答。邀请回答 Music 该类别下有 9 个回答。邀请回答两只耳朵怪该类别下有 9 个回答。邀请回答去玩儿该类别下有 8 个回答。邀请回答 xudajiang1988 该类别下有 8 个回答。邀请回答卍依靠佛号走天涯卍该类别下有 8 个回答。邀请回答举报杨涛相关推荐 • 超低抖动时钟发生器与串行链路系统性能的优化 1868 • 时钟抖动会对高速ADC的性能有什么影响？ 1959 • 高速串行链路系统对信号的影响是什么？ 1327 • 如何实现低抖动采样时钟电路的设计？ 1755 • 基于级联PLL的超低噪声精密时钟抖动滤除威廉希尔官方网站仿真和研究设计 1503 • 高速时钟如何驱动串行链路？ 1580 • 抖动传递性能和相位噪声测量威廉希尔官方网站 1639 • 时间抖动的概念及其分析方法介绍 2299 • 时钟发生器的相位噪声和抖动性能为什么会影响到数据转换器？ 2703 • 测量时钟缓冲器的附加抖动 2305