[问答]

请问VL逻辑电平瞬时拉低有无影响？

问答对人有帮助，内容完整，我也想知道答案 0 AD2S80A的VL逻辑电平管脚，使用时正常为+5V供电，但由于该+5V与其他单板共用，+5V和地之间电容较多，导致刚上电时+5V有个瞬时浪涌电流，将该+5V电源电平拉低到3.5V，持续时间约为100us。 1、该现象是否会影响AD2S80A芯片功能？ 2、VL电源供电如果超过+5V（+/-10%)~Vs的范围，会影响芯片的哪些功能？ 3、VL供电电压瞬时超过上述范围是否有影响？如瞬时无影响，那持续多长时间的不在范围内的供电电压会对芯片功能有影响？另外，此问题还涉及到AD571及AD1674，请问对这两个芯片有无影响，谢谢！ 0
2018-9-18 11:23:02　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × cong29898 该类别下有 74 个回答。邀请回答 bwerwer 该类别下有 68 个回答。邀请回答尼克wo 该类别下有 46 个回答。邀请回答崇明土匪该类别下有 45 个回答。邀请回答脑洞大赛7 该类别下有 40 个回答。邀请回答 xieweibin 该类别下有 40 个回答。邀请回答 yfdsfqdqd 该类别下有 38 个回答。邀请回答 wjwierw 该类别下有 38 个回答。邀请回答 Arttronix 该类别下有 32 个回答。邀请回答 bgvywerq 该类别下有 25 个回答，其中被选为最佳答案 1 次。邀请回答 easonl 该类别下有 24 个回答。邀请回答 evpt 该类别下有 24 个回答。邀请回答 wyerwwr 该类别下有 24 个回答。邀请回答 60user167 该类别下有 22 个回答。邀请回答脑洞大赛20 该类别下有 22 个回答。邀请回答 keven杨该类别下有 21 个回答。邀请回答 HTJD 该类别下有 20 个回答。邀请回答胡bbs2 该类别下有 19 个回答。邀请回答 xiaokanchenfu 该类别下有 19 个回答。邀请回答 ci56789 该类别下有 19 个回答。邀请回答举报张英相关推荐 • AD2S80A的VL逻辑电平管脚瞬时拉低有无影响？ 245 • 关于单片机IO口得问题！谢谢各位大侠指教啊！ 3345 • 拉电流和灌电流对逻辑门输出端的电平有何影响 1732 • STM8flash区有上次刷写未擦除的数据，对新程序有无影响？ 2156 • CC1125晶振稳定后SO没有被拉低电平？ 3048 • 请问AD8233导联脱落。SDN拉低，RLDSDN也拉低，LOD一直输出低电平是什么原因？ 2733 • RS232RX电平突然被拉低 2875 • 测试VL53L5CX，LPn引脚的行为与数据表中描述的不同是为什么？ 325 • AD7190初始化时RDY不拉低的原因？ 282 • 求助：USB设备发出的DM信号的“逻辑0”不能被拉低。 5011 1个回答

答案对人有帮助，有参考价值 0 VL为逻辑供电电源，如果低于最小输入范围，芯片数字逻辑部分工作可能会异常，芯片保证4.5V时能正常工作，3.5V不保证，但不会损坏器件。如果超出MAX最大输入范围，可能会直接损坏器件，永久性的不能工作，在进行电路设计时要考虑增加过压保护电路。 AD571/AD1674进行设计时一样需要注意这些问题。

2018-9-18 11:39:23 评论举报黄鸿江