完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
请教一个问题:假设FPGA在一个同步信号(假设10kHz)的控制下,对一个高速ADC采样,在同步信号的高电平采样,同时开始数据处理,但是数据处理需要2个同步信号周期才能处理完数据。有没有办法保证数据不丢失?
据说流水线可以实现,但是本人对流水线只知道个大概,实际运用还是有点摸不着头脑。因为每个周期有几千个数据,是不是用FIFO多级延迟?? |
|
相关推荐
1 条评论
2个回答
|
|
是否考虑使用乒乓操作来处理数据。首先实例化两个数据处理模块,第一个周期将采到的数据输入到第一个实例化数据处理模块,第二个周期将采到的数据输入到第二个实例化数据处理模块;第三个周期的时候,第一个实例化数据处理模块将数据已经处理完毕,将此时采到的数据在输入到第一个实例化数据处理模块,第四个周期的时候,第二个实例化数据处理模块将数据也处理完毕,将此时采到的数据在输入到第二个实例化数据处理模块。
|
|
|
|
采用乒乓操作,实例化两个数据处理模块。
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
395 浏览 0 评论
求FPGA 驱动控制ltc2271 或者 ltc2180 或者 ltc2190或者 ltc2202 的代码
1698 浏览 0 评论
468 浏览 0 评论
求助:遇见诡异问题,FPGA模块A输出端口连接模块B输入后,模块A不能正常工作的
1819 浏览 1 评论
517 浏览 0 评论
4566 浏览 101 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-8-28 14:09 , Processed in 0.736360 second(s), Total 85, Slave 64 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号