完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
你好,我在使用AD9129中发现,AD9129输出会出现偶发性底噪过高,原因不明,出现几率大约1/10,即对AD9129按照芯片手册推荐的初始化序列进行配置后,有几率会出现底噪过高,主信号还是有的。检查电源供电均正常。
使用方式是,AD参考时钟2.8G有ADF4351提供,ADF1351锁定后由FPGA对AD9129进行配置,输出DCO给FPGA,FPGA用此DCO产生DCI提供给AD1929。配置过程连续进行,也就是说,在开始配置AD时,AD还未输出DCO,FPGA也不会给AD提供DCI。这有问题吗? 是否需要这样,配置过程中先配置AD的PLL,然后DCO会有输出,等待FPGA内部PLL输出DCI稳定,再配置AD的DLL。芯片手册上没说配置AD时,是否需要DCI稳定?
|
|
相关推荐
2个回答
|
|
|
|
|
|
您好,您可以参考下产品规格,有需要可以发一份资料给您看下
|
|
|
|
只有小组成员才能发言,加入小组>>
2242个成员聚集在这个小组
加入小组ADP5092 SYS端口为2.09V,但是REG_OUT为0是什么原因?
1774 浏览 1 评论
ad7193差分输入ain1与ain2差是正值时,读到电压与实际值误差小,但为负值值,误差就变的很大
4152 浏览 2 评论
8867 浏览 1 评论
3073 浏览 1 评论
7047 浏览 2 评论
ADC3442采集,分析数据出现有规则毛刺,请问是哪方面的问题啊?
1224浏览 3评论
AD7190状态寄存器一直是0x80,连续转换模式下RDY不拉低
1534浏览 2评论
1468浏览 2评论
1236浏览 1评论
1066浏览 1评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-9-20 06:49 , Processed in 0.645362 second(s), Total 47, Slave 40 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号