6455+FPGA，数据发送到cache或DDR c6,ce,d6,de,e6,ee,f6,fe错误，其余数据均正常，请问是什么原因导致的？

2018-8-2 06:50:32 1656 C6455

0 我有1块板子，6455+FPGA，现在用相机的测试页发送数据给FPGA，FPGA通过EMIF64，EDMA送给DSP，数据是这么发送的：00,01,02....fd,fe,ff. 00,01,02...ff。发现不管传到cache还是DDR，46变成了47，4e变成了4f,56变成了57，5e变成了5f,66变成了67，6e变成了6f,76变成了77，7e变成了7f,到86就正常了，但到 c6,ce,d6,de,e6,ee,f6,fe又错误了，其余数据均正常。另外一块同样的板子却正常，但问题板有一个地方不一样，就是复位电路改装了一下，就是POR和RESET同时置高与同时置低，不知道是不是这个原因导致的，请专家帮我看看有啥定位思路或者已经有了案例，多谢！ 0
2018-8-2 06:50:32　　评论淘帖0 举报相关推荐 • 求解98696cf6a6e7bcc821de5ee09c6fed3e 2055 • STM32F103C8T6 CAN发送数据波形不正常的原因？ 144 • STM32F103C8T6 SPI从机发送数据错误的原因? 168 • 纽曼f6固件升级(F6固件程序) 147 • PSoC6 USB发送数据死机是什么原因导致的？怎么处理？ 4538 • motorola e6 原理图 4 • ADC 数据采集发送到 pc 21 • 为什么MPLABX 3.30：F6不工作？ 1021 • 将数据发送到云端开源硬件 0 • Audi C6 知识测试 5071 2 个讨论

0 你好，POR和RESET同时置高，是可以的。但是这两个管脚不要连接在一起。如datasheet上声明Do not tie the RESET and POR pins together。如果说其他电路和软件都一致的板子是正常的，则问题应该是出在该板子的硬件上，最好能用示波器排查一下。

2018-8-2 07:02:15 评论举报 1^# 李峰

0 kingnet_52004 发表于 2018-8-2 07:02 你好，POR和RESET同时置高，是可以的。但是这两个管脚不要连接在一起。如datasheet上声明Do not tie the RESET and POR pins together。如果说其他电路和软件都一致的板子是正常的，则问题应该是出在该板子的硬件上，最好能用示波器排查一下。 ... 问题已解决，有数据线短路了，谢谢Titan

2018-8-2 07:11:59 评论举报 2^# 沈汝