[问答]

请教AD9780 使用中的复位问题

问答对人有帮助，内容完整，我也想知道答案 0 您好：我们在使用 ADI 数模转换芯片 AD9780 时，遇到了比较棘手的上电复位问题，以下是对问题的描述： 1. AD9780 复位问题。 AD9780 的原理图设计采用官网推荐的同类芯片 AD9783 原理图设计，其有上电瞬间有两种运行模式可选择（Pin mode 和 SPI mode），起初我们使用的是 pin mode (对应的 CSB引脚 10K电阻拉低，SDO 引脚 10K电阻拉高，SDIO 引脚 10K电阻拉低，Reset 引脚 10K 电阻拉低，且四个引脚均与FPGA 相连接 )，上电瞬间，对其进行复位操作，本身使用芯片的 normal mode，但多次上电中，会有几次进入 mix mode。我们对其进行上电后 FPGA 控制Reset进行拉高拉低的复位操作，但仍然会有进到 mix mode 的时候。（在未使用FPGA对其四个引脚控制时，FPGA对应的四个引脚为 input 状态，应该不影响四个引脚的状态） 2. 以上状态进行的不稳定，我们修改为 SPI 控制 AD9780 的模式 (对应的 CSB引脚 10K电阻拉高，SDO 引脚 10K电阻拉高，SDIO 引脚 10K电阻拉低，Reset 引脚 10K 电阻拉低，且四个引脚均与FPGA 相连接，此时FPGA对应引脚为输入模式 )，在对其复位寄存器0x00 进行写复位操作，有复位的现象，但复位后，有时候也会进入 mix mode，而不是要使用的 normal mode 模式。 3. 我们对芯片寄存器 0x1F 进行了读寄存器的操作，读出的数据为 0x02 ，请问这个值代表什么意思。总结以上现象，无论选用那种复位方式，多次进行开关电源操作时，芯片都会有进入 mix mode 的状态出现，不能稳定的进入 normal mode 。请您帮分析一下，我们在使用过程中是否存在不合适的操作或者电路是否存在一定的不合理性导致复位后的 AD9780 不能稳定的进入 normal mode 0
2018-7-27 06:14:03　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × cong29898 该类别下有 74 个回答。邀请回答 bwerwer 该类别下有 68 个回答。邀请回答尼克wo 该类别下有 46 个回答。邀请回答崇明土匪该类别下有 45 个回答。邀请回答 xieweibin 该类别下有 40 个回答。邀请回答脑洞大赛7 该类别下有 40 个回答。邀请回答 wjwierw 该类别下有 38 个回答。邀请回答 yfdsfqdqd 该类别下有 38 个回答。邀请回答 Arttronix 该类别下有 32 个回答。邀请回答 bgvywerq 该类别下有 25 个回答，其中被选为最佳答案 1 次。邀请回答 easonl 该类别下有 24 个回答。邀请回答 evpt 该类别下有 24 个回答。邀请回答 wyerwwr 该类别下有 24 个回答。邀请回答脑洞大赛20 该类别下有 22 个回答。邀请回答 60user167 该类别下有 22 个回答。邀请回答 keven杨该类别下有 21 个回答。邀请回答 HTJD 该类别下有 20 个回答。邀请回答 ci56789 该类别下有 19 个回答。邀请回答 h1654155957.9852 该类别下有 19 个回答。邀请回答胡bbs2 该类别下有 19 个回答。邀请回答举报梁兴力相关推荐 • 请教关于AD9780 的复位问题 1897 • 请问AD9780的有效位数(ENOB)是多少呢？ 351 • AD9780的DCOP和DCON的差分时钟输出幅度仅有100mv，甚至更小怎么解决？ 789 • 给AD9780提供400M的工作时钟怎么实现好 2761 • 当没有数据输入的时候，AD9780的DCI数据时钟输入管脚是否可以一直保持在高电平或者低电平？ 496 • DAC AD9780数据输入时钟，管脚是否可以一直保持在高电平或者低电平？ 2338 • 请问AD9780的LVDS输入是否需要在外部添加100欧姆端接电阻? 5008 • 请问L9780和L9780AC有什么区别？ 208 • DAC模块电路看不出输出的电压表达式 2244 • AD9780是否需要在电路板上加端接电阻? 337