完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
我现在使用6455 1Ghz芯片自制一个核心板，但是现在ddr2和flash都进不去，我现在不知是什么问题，有设计经验的告诉我可能是布线不好，所以要降频，但是不晓得怎么降频，我想是不是要在gel里面改变pll的初始设置？ddr2控制器里面有两个输入时钟，一个是pll2从clkin2进来的扩大十倍给clkout和~clkout。还有一个说明书上是说从pll1中得来，那么是不是要改pll1里面的设置呢？怎么改我弄得不是很清楚。。。还有就是这里面的几个变量PLLM_VAL和get_board_rev是什么关系啊?get_board_rev是什么？
0
|
|
相关推荐
12 个讨论
|
|
kingnet_52004 发表于 2018-7-25 07:05 ddr2控制器里面有两个输入时钟，一个是pll2从clkin2进来的扩大十倍给clkout和~clkout。还有一个说明书上是说从pll1中得来，那么是不是要改pll1里面的设置呢 |
|
|
|
|
|
|
|
kingnet_52004 发表于 2018-7-25 07:05 ddr2控制器里面有两个输入时钟，一个是pll2从clkin2进来的扩大十倍给clkout和~clkout。还有一个说明书上是说从pll1中得来，那么是不是要改pll1里面的设置呢 |
|
|
|
|
|
|
|
kingnet_52004 发表于 2018-7-25 07:05 ddr2控制器里面有两个输入时钟，一个是pll2从clkin2进来的扩大十倍给clkout和~clkout。还有一个说明书上是说从pll1中得来，那么是不是要改pll1里面的设置呢 |
|
|
|
|
|
|
|
727634sf 发表于 2018-7-25 07:28 请参考文档：TMS320C645x DSP Software-Programmable Phase-Locked Loop (PLL) Controller User's Guide www.ti.com/.../sprue56.pdf |
|
|
|
|
|
|
|
kingnet_52004 发表于 2018-7-25 07:05 您说的这个文档我看过了，关于这几个参数我是明白的，但是就是不知道get_board_rev在gel是根据什么得来的？是外围的拨吗开关还是什么？还有第二个问题就是ddr2的控制器里面有两个时钟输入，说的pll2是给ddr2供时钟的，也就是ddr2的工作时钟，那pll1给的databus的时钟跟pll2给的时钟有什么区别的？就是这两个问题，十分感谢！！！ |
|
|
|
|
|
|
|
727634sf 发表于 2018-7-25 07:56 不是拨码开关决定的，是板子的不同版本号决定的。 The internal data bus clock frequency是由PLL1生成的，内部数据总线时钟，是与芯片内部其他模块之间的数据通道的时钟。 DDR2 bus clock frequency是由PLL2生成的，是DDR2本身这个模块的工作时钟。 之间的区别不用太钻牛角尖。它们之间的影响可以参看： The internal data bus clock frequency and DDR2 bus clock frequency directly affect the maximum throughput of the DDR2 bus. The clock frequency of the DDR2 bus is equal to the CLKIN2 frequency multiplied by 10. The internal data bus clock frequency of the DDR2 Memory Controller is fixed at a divide-by-three ratio of the CPU frequency. The maximum DDR2 throughput is determined by the smaller of the two bus frequencies. For example, if the internal data bus frequency is 333 MHz (CPU frequency is 1 GHz) and the DDR2 bus frequency is 267 MHz (CLKIN2 frequency is 26.7 MHz), the maximum data rate achievable by the DDR2 memory controller is 2.1 Gbytes/sec. The DDR2 bus is designed to sustain a maximum throughput of up to 2.1 Gbytes/sec at a 533-MHz data rate (267-MHz clock rate), as long as data requests are pending in the DDR2 Memory Controller. |
|
|
|
|
|
|
|
kingnet_52004 发表于 2018-7-25 08:02 那ddr2降频是不是降DDR2 bus clock frequency呢？ |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
可是我看手册里面pll2的pllm是*20 之后再÷2的，貌似降这个频率就是要倍频的系数减少就可以降频了，但是这个pllm可以改吗？ |
|
|
|
|
|
|
|
|
可是我看手册里面pll2的pllm是*20 之后再÷2的，貌似降这个频率就是要倍频的系数减少就可以降频了，但是这个pllm可以改吗？ |
|
|
|
|
|
|
|
|
这个时钟的倍频确实是固定的，只能改CLKIN2晶振频率了，但也可以试试修改SYSCLK2的频率，这样的话系统整体频率都会跟着改变的。 |
|
|
|
|
|
|
|
只有小组成员才能发言，加入小组>>
163 浏览 0 评论
380 浏览 1 评论
574 浏览 2 评论
NA555DR VCC最低电压需要在5V供电，为什么用3.3V供电搭了个单稳态触发器也使用正常?
823 浏览 3 评论
MSP430F249TPMR出现高温存储后失效了的情况，怎么解决？
685 浏览 1 评论
AT32F407在USART2 DMA发送数据时，接包接到了要发送的数据，程序还是处于等待传输完成的标识判断中，为什么？
121浏览 29评论
612浏览 23评论
请问下tpa3220实际测试引脚功能和官方资料不符，哪位大佬可以帮忙解答下
286浏览 20评论
请教下关于TAS5825PEVM评估模块原理图中不太明白的地方，寻求答疑
237浏览 14评论
两个TMP117传感器一个可以正常读取温度值，一个读取的值一直是0，为什么？
95浏览 13评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
3332
评论
淘帖
3225
