完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
本帖最后由 一只耳朵怪 于 2018-6-25 15:30 编辑
在qminfraMCExampleProject样例程序的hiPrioInterruptHandler函数中有这么一段语句： temp = l2_global_address((Uint32)hiPrioList); temp &= 0xfoffffff; buf = (Uint32 *)temp; 这是一个多核间数据传输的程序，由core0发送，core1接收，涉及到Qmss、CPPI威廉希尔官方网站 。 从core1的角度来看，执行 temp &= 0xfoffffff;这句的时候，temp的值是0x1081AC60。 查看datasheet的memory mapping，从0x10800000到0x108FFFFF是core0的L2 RAM，temp就在这个范围内。 所以我理解的这个数据传输是core0发送的数据，只触发了中断通知core1，数据还在core0的L2，core1访问core0的L2来完成数据传输。 我的疑问是：我的理解是对的吗？core1为什么可以访问core0的L2 RAM？ 
0
|
|
相关推荐
4个回答
|
|
|
还有一个疑问：如果core1去访问core0的L2，core0也在访问L2，对于这种共享资源的访问，有什么机制避免这种冲突？
|
|
|
|
|
|
从Core的架构来说，外面的master可以访问Core里面的L2 RAM，通过EMC模块的SDMA读取L2的内容。别的core对于L2所在的core而言都是外面的master。
你可以查阅Core的手册来了解详细信息。（注意是core的手册，不是DSP的手册）。 ps：Core的手册也可以在ti网站上找到，名字好像是叫SPRUGW0B.pdf |
|
|
|
|
|
资源冲突会由总线仲裁器仲裁，主要根据访问时序，优先级和防饿死三种方式调度。 |
|
|
|
|
MAZHILEI 发表于 2018-6-25 06:44 是不是CPPI的数据传输都是这种模式，即只发通知而数据仍保留在发送端？ EMC模块是什么？ |
|
|
|
|
只有小组成员才能发言，加入小组>>
576 浏览 1 评论
414 浏览 1 评论
610 浏览 2 评论
NA555DR VCC最低电压需要在5V供电，为什么用3.3V供电搭了个单稳态触发器也使用正常?
883 浏览 3 评论
MSP430F249TPMR出现高温存储后失效了的情况，怎么解决？
699 浏览 1 评论
AT32F407在USART2 DMA发送数据时，接包接到了要发送的数据，程序还是处于等待传输完成的标识判断中，为什么？
169浏览 29评论
1134浏览 23评论
请问下tpa3220实际测试引脚功能和官方资料不符，哪位大佬可以帮忙解答下
312浏览 20评论
请教下关于TAS5825PEVM评估模块原理图中不太明白的地方，寻求答疑
270浏览 14评论
两个TMP117传感器一个可以正常读取温度值，一个读取的值一直是0，为什么？
119浏览 13评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2127
评论
淘帖
3411
