完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛
1359
|
我的cache理解：使用cache主要目的在于，它的读写速度与CPU的频率一致，效率高。但是如果我的DDR2也有300M的带宽的话，那么cache是否还有使用的必要性？
0
|
|
相关推荐
3个回答
|
|
|
就算DDR2的速度再快,也是比不上L2,L1的速度的,CPU找数据是按L1->L2->外部的顺序找的,如果CPU要找的数据就在CACHE中(和L1或L2一样的速度)那效率会比在DDR2中的要快.
上属个人愚见,仅供参考!还请大师指点! |
|
|
|
|
|
我从两个方面来回答：
＃１. CPU访问DDR时需要送行，列地址，并且DDR要在数个周期后才能将译中的单元的数据送出或写入，有效数据是在其中某个时钟送出的、或写入的，但总的访问周期要加上前面提到的开销，所以当CPU读写DDR时的有效数据带宽远远小于理论带宽。DDR的带宽只有在用DMA访问时才能达到最高，因为是连续的burst访问，节省开销。在不使能Cache的情况下的CPU拷贝，效率相当低。 #2. Cache的机制是一次将一个Line size的数据通过burst方式读入，后面line size-1的数据访问都在Cache中进行，从而提高速度。 http://processors.wiki.ti.com/index.php/Main_Page Think Over Before Asking. http://www.catb.org/~esr/faqs/smart-questions.html#goal |
|
|
|
|
lifei639156 发表于 2018-6-21 11:39 谢谢你的答复 |
|
|
|
|
只有小组成员才能发言，加入小组>>
377 浏览 1 评论
569 浏览 2 评论
NA555DR VCC最低电压需要在5V供电，为什么用3.3V供电搭了个单稳态触发器也使用正常?
821 浏览 3 评论
MSP430F249TPMR出现高温存储后失效了的情况，怎么解决？
683 浏览 1 评论
对于多级放大电路板，在PCB布局中，电源摆放的位置应该注意什么？
1157 浏览 1 评论
AT32F407在USART2 DMA发送数据时，接包接到了要发送的数据，程序还是处于等待传输完成的标识判断中，为什么？
116浏览 29评论
568浏览 23评论
请问下tpa3220实际测试引脚功能和官方资料不符，哪位大佬可以帮忙解答下
282浏览 20评论
请教下关于TAS5825PEVM评估模块原理图中不太明白的地方，寻求答疑
235浏览 14评论
两个TMP117传感器一个可以正常读取温度值，一个读取的值一直是0，为什么？
91浏览 13评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
1725
