完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
本帖最后由 一只耳朵怪 于 2018-6-19 09:41 编辑
利用CPLD设计了一个CCD的驱动时序,CPLD输出的电平高低是0~3.3V,但是CCD要求是-8~6V,想问一下如何设计电平转化电路,是否有此类的电平转化芯片?不胜感激!!! |
|
相关推荐
1 条评论
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
1684 浏览 4 评论
700 浏览 1 评论
SP1004U-ULC-04UTG这款ESD防护引脚定义问题
1061 浏览 1 评论
5V供电的STC单片机串口引脚(TX/RX)接到快充适配器的D+/D-上面后,导致快充适配器输出9V电压,这是什么原因导致的?
1921 浏览 2 评论
2341 浏览 3 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2025-4-5 22:32 , Processed in 0.531555 second(s), Total 84, Slave 63 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191