完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
用的verilog hdl。always块里的每个赋值语句间,有延迟的吗?如果有延迟是多大?还有非阻塞语句是并行执行的还是说在always块结束的时候再一句一句执行?
之前一直搞C语言,到这里好多东西不习惯 |
|
相关推荐
1个回答
|
|
在我看来always语句中的延时多大可说不一定,无论组合逻辑还是时序逻辑,在实际电路中,可与布局布线等因素有着很大关系,你可以通过写相关时序约束来试试。非阻塞语句不像C中那样按顺序执行(执行完一句才能执行下一句),它们同时并行执行。(ps:个人的想法,可能存在错误)
最佳答案
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
基本FPGA或者树莓派或者其它微处理器(尽量压缩成本且完成项目)DFB激光器稳频
1090 浏览 1 评论
2248 浏览 1 评论
助力AIoT应用:在米尔FPGA开发板上实现Tiny YOLO V4
1168 浏览 0 评论
3384 浏览 1 评论
3021 浏览 0 评论
2288 浏览 58 评论
6141 浏览 113 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2025-1-22 21:55 , Processed in 0.449180 second(s), Total 72, Slave 56 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号